借助硬件加速仿真将 DFT 用于芯片设计

2017-02-10 20:20:00 来源:EEFOCUS
标签:

可测试性设计 (DFT) 在市场上所有的电子设计自动化 (EDA) 工具中是最不被重视的,纵然在设计阶段提高芯片的可测试性将会大幅缩减高昂的测试成本,也是如此。最近的分析数据表明,在制造完成后测试芯片是否存在制造缺陷的成本已增至占制造成本的 40%,这已达到警戒水平。

 

DFT 可以降低通过问题器件的风险,如果最终在实际应用中才发现器件有缺陷,所产生的成本将远远高于在制造阶段发现的成本。它还能避免剔除无缺陷器件,从而提高良率。插入 DFT 亦能缩短与测试开发相关的时间,并减少测试装配好的芯片所需的时间。

 

DFT 是电子行业的警钟,它采用自动测试模式生成器 (ATPG) 和存储内置自测试 (MBIST),是在芯片上插入测试结构(例如扫描链、MBIST 结构或压缩/解压逻辑)。扫描链通过串行移位寄存器增加了可控性和可观察性。借助扫描链,测试电路的工作得到简化和缩减。使用 ATPG 工具自动生成测试模式能够减少耗时繁琐的测试向量创建任务。

 

当设计经过功能验证后,片上测试架构(或扫描链)会在门级的基础上被插入,执行此操作时必须小心谨慎,因为这可能会影响芯片的功能正确性。设计更改需要进行门级验证,以确保设计完整性未受影响。测试将由测试模式的长序列执行,这是一项计算密集型任务,比寄存器传输级 (RTL) 验证繁琐得多。

 

值得一提的是,从设计角度而言,创建并插入 DFT 结构是一项十分简单的工作。不过,从密度和规模的层面来看,设计规模会增加,同时测试设计所需的测试模式数量也会使设计规模大大增加。

 

DFT 验证

当设计尺寸达到数亿门时,基于软件仿真器的验证对于门级检查而言速度过于缓慢。DFT 方法只会让事情变得更糟。如果这些负担还能够应付,那么优先使用软件仿真阵列来推进流片有助于设计工程师的工作,但会为测试工程师带来阻碍。芯片通常只进行极少的 DFT 验证就进行流片,而在流片后才执行彻底的 DFT 测试,这时要修复设计缺陷为时已晚。

 

DFT 验证具有多种形式,包括需要验证的自定义初始化模式。它可以是由自动测试模式生成器工具插入的片上时钟控制器,这需要在模式执行期间进行动态验证;也可以是为 MBIST 添加的逻辑,这通常需要对测试模式的相关逻辑进行功能验证。SoC 可能包括一个自定义初始化模式,此模式能够配置测试并完成从功能模式到测试模式的转换。其他测试模式可能会采用低功耗技术,测试期间,芯片的一部分将进入低功耗模式,这就需要在适当情况下的有效测试结构。

 

使用 DFT App 进行硬件加速仿真

硬件加速能够缩短执行彻底 DFT 验证所需的仿真周期。同时还能验证各种规模和复杂性的芯片的功能。

 

30 年来,人们一直使用硬件加速仿真部署可重复编程的硬件来增加验证周期,而新的部署模式使这项技术成为更可行的验证工具,同时也为“App”的方法奠定基础。对于仍受困于基于软件仿真器进行验证的芯片设计团队而言,近期推出的一些硬件加速仿真应用程序无疑是个好消息。DFT App 能够加速需要进行全面门级仿真的芯片设计进程。借助自动生成的模式,设计团队能够缩短整个模式开发周期。

 

这类硬件加速仿真的可扩展硬件和编译器能够对嵌入了扫描和其他测试结构的大型门级设计进行测试模式验证。它具有出色性能,能够运行更多仿真周期,加快 DFT 分析。DFT App 支持行业标准 STIL 格式文件,可以与其他工具协同工作,STIL 文件可用于生产测试程序以便在制造过程中发现受损芯片。

 

用于硬件加速仿真的 DFT App 改变了硬件加速器在开发阶段的编译流程和运行时间。这将为编译流程和运行时间带来重大变化。具有扫描和 MBIST 结构的门级设计被载入硬件加速仿真的编译器。编译器创建了用于读取Stil文件中测试向量的测试结构,然后将这些向量应用到可综合的待测器件 (DUT) 以及进行输出比较。编译器将用户网表重新编译并合成到一个能够兼容硬件加速仿真的结构化描述中。编译器创建了用于读取Stil文件中测试向量的测试结构,然后将这些测试向量用到可综合的待测设计上,再将网表重新编译并合成到一个能够兼容硬件加速仿真的结构化描述中。测试控制架构还包括比较输出的机制。参见图 1。

图 1:经 DFT App 修改后的编译流程。

 

调用时,设计和测试平台被映射到硬件加速器中。在运行期间,硬件加速仿真从 STIL 文件中提取测试向量,然后将其应用于 DUT 并比较输出,这一切都是以硬件加速仿真的速度完成。参见图 2。

 

 

图 2:显示主机 PC 和硬件加速器操作分解的运行时间方框图。

 

DFT App 可执行完整的 DFT 验证模式设置,从而缩短模式开发周期。通过结合可处理多达数十亿个门的可扩展硬件加速仿真平台以及支持 DFT 方法的编译器,能够对已嵌入扫描和其他测试结构的大型门级设计进行测试模式验证。

 

完成芯片制造后,相同的 STIL 文件亦能够在测试车间使用。将测试向量载入 ATE,对芯片执行测试,并将响应结果与 STIL 文件中的预期数值相比较。

 

可测试性设计

硬件加速仿真的执行速度比软件仿真高出几个数量级,而不是小幅增加。在硬件加速仿真中运行 DFT 模式时,某些衡量标准提高了四到五个数量级。参见表 1。

 

表 1:体现了性能改进的 DFT App 基准数据对比

 

对于软件仿真器通常需要三个月才能完成的测试,硬件加速仿真只需两小时就能完成,从而可在芯片流片前对测试向量和 DFT 逻辑进行完整验证。将 DFT App 应用于硬件加速仿真中,拓展了使用方式、提高性能,并帮助验证工程师规避风险。借助硬件加速器的强大功能,DFT 工程师现在已能使用“App”来确保芯片适合进入制造流程。

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
供电网络影响7nm工艺性能,设计自动化能帮上多大的忙?
供电网络影响7nm工艺性能,设计自动化能帮上多大的忙?

供电影响时序以及电源、热量和时序之间的依赖关系,从而导致性能下降,这些影响可能导致签核工具亦无法捕捉这种异常。7nm及更小节点的复杂交互和依赖性可能会导致芯片性能的意外下降,这种异常并非总能被签核工具捕捉到。

台积电释放十大信号,对EDA、IP、IC设计和半导体设备商将产生怎样的影响?
台积电释放十大信号,对EDA、IP、IC设计和半导体设备商将产生怎样的影响?

台积电OIP论坛透露的关键信息是N7+和N5工艺节点的进展迅速,而且EUV的引入也不存在太多技术障碍。N5具有全新的物理和电气特性,可能会影响单元设计、APR和单元特征化。

开源架构RISC-V将永久免费,成为人类共有财产

“开源架构RISC-V将永久免费,成为人类共有财产。相较于X86和ARM架构的高门槛,开源架构RISC-V将带来芯片设计的革命”——RISC-V架构开发者之一,SiFive公司联合创始人&首席架构师,Krste Asanovic博士。

芯禾科技2018用户大会:构建半导体生态圈,为中国集成电路产业助力
芯禾科技2018用户大会:构建半导体生态圈,为中国集成电路产业助力

集成电路作为信息技术产业的核心,对国家经济发展有着至关重要的作用。近年来,我国集成电路设计、制造、封测、材料装备等产业链各环节均取得了不俗的业绩。

这样做就可以降低芯片的设计成本了?
这样做就可以降低芯片的设计成本了?

虽然EDA行业倾向于关注前沿设计,其中的设计成本只占产品总成本的一小部分,但由于电子行业的长尾效应,沿着尾部走得越远,设计成本占总成本的比例就越大。

更多资讯
印刷电路板的EMI噪讯对策技巧

随着电子组件功能提升,各种电子产品不断朝向高速化方向发展,然而高性能化、多功能化、可携带化的结果,各式各样的EMC(Electro Magnetic Compatibility)问题,却成为设计者挥之不去的梦魇。

微电子封装的BGA封装

90年代前半期美国提出了第二代表面组装技术的IC封装技术--BGA(球栅阵列封装),其进一步的小型封装为CSP(芯片规模封装),在20世纪90年代末成为人们关注的焦点。

各类阻水、防水型数字电缆应用简介

本文主要介绍了目前综合布线市场上使用比较多的各类阻水、防水型数字电缆,并简单阐述了该类产品的工艺设计、电气性能特点和生产过程中关键制造技术的控制。

PCB设计工程师不得不知的法则

尽管目前半导体集成度越来越高,许多应用也都有随时可用的片上系统,同时许多功能强大且开箱即用的开发板也越来越可轻松获取,但许多使用案例中电子产品的应用仍然需要使用定制PCB。在一次性开发当中,即使一个普通的PCB都能发挥非常重要的作用。

印刷电路板上被动组件的隐藏行为和特性

传统上,EMC一直被视为「黑色魔术(black magic)」。其实,EMC是可以藉由数学公式来理解的。不过,纵使有数学分析方法可以利用,但那些数学方程式对实际的EMC电路设计而言,仍然太过复杂了。幸运的是,在大多数的实务工作中,工程师并不需要完全理解那些复杂的数学公式和存在于EMC规范中的学理依据

Moore8直播课堂