谈一谈LDMOS功放的设计局限性

虽说这两年氮化镓晶体管因为适合宽频段、高频段场景，用得越来越多，但在从HF到UHF这个区间的高功率放大器里，还是LDMOS技术说了算，地位没被撼动。

尤其是抗冲击款的LDMOS，在450Mhz以下的频段用着最顺手、优势最明显。只要散热设计做到位，这种耐造的器件能扛住特别大的电压驻波比，最高能扛到65:1——要知道这个比值越高，说明阻抗越不匹配，能扛住就意味着器件抗造、不容易烧。

这种抗冲击LDMOS最早是上世纪90年代中期搞出来的，一开始就是给广播和工业设备用的，这么多年一代代升级下来，能输出的功率越来越大，能扛住的最大电压（击穿电压）也越来越高。

一、设计局限性

现在LDMOS技术一直在升级，不少做功率放大器的厂家，都想把抗冲击款的功率再往上提一提。

但这里有个绕不开的坎：固定一个漏极电压的话，器件能输出的功率是有上限的，没法无限加。

设计师想提升功率，有个办法就是在芯片版图上多做些栅指（就是芯片里走电流的关键结构，看下面的图），但这么做就得取舍，有利有弊：

栅指加得越多，芯片本身就得做得越大，可器件的外壳（封装）大小是有固定规格的，没法无限做大，芯片大了就装不下了；

要是想不增大芯片，把栅指之间的距离拉近点也行，但这么做又会多出额外的寄生电容，反而影响器件性能。

另一个办法是把栅指的功率密度拉高，但功率上去了，管子输出阻抗就降下来了。这事儿很头疼：管子更难伺候，高Q匹配难做，宽带设计也跟着变难。

上面是芯片版图的简易示意图，标出来了LDMOS栅指的位置。

看各家供应商的产品就能发现，50V耐压的LDMOS器件，功率上限差不多已经摸到1500W了，再往上很难。

想接着提升功率，设计师就只能选择提高器件的漏极电压。这里有个公式：输出阻抗RL=漏极电压的平方÷输出功率，所以提高电压的话，既能提升输出功率，还能让输出阻抗保持在合适的范围，不用面临低阻抗的麻烦。

其实，很多主流功放厂商例如Ampleon和NXP都推出了65V耐压的LDMOS晶体管，Qorvo那边，针对L波段雷达和航空电子设备的高功率氮化镓产品，也选了65V这个规格。

但65V方案也不是谁都能用，弊端很明显：

相比48~50V的电源，65V电源成本更高；而且电压超过50V后，还要符合额外的安全规范，门槛更高。

功率上去了，功放的散热问题也更头疼，多余的热量很难散出去。

另外像输出匹配电容这类周边元件，也得扛得住更高电压、耐得住更高温度才行。我就见过因为温度太高，焊锡熔化，电容直接从电路板上翘起来的情况；有时候电路板上的走线没法承载大的漏极电流，还得额外在表面焊上导线辅助导电。

有人会说把走线加宽不就能过电流了？其实不行：走线太宽会降低阻抗，影响这条走线的射频性能；而且电路板本身的空间通常就很紧张，也没那么多地方加宽走线。

1、优先选新一代紧凑布局的器件，比如Ampleon ART系列。核心就是在外壳（封装）最大能装下的尺寸里，把栅指排布得更合理，不盲目多加栅指，靠把每根栅指的利用率提上去来增加功率。要是这么做功率还不够，就直接换更大规格的封装，注意换封装得跟着调整外围电路才行。

2、一是用更先进的工艺做芯片，缩小栅指间距的同时优化材料，不让寄生电容随便增加；二是专门设计匹配电路，把多出来的寄生电容抵消掉，不影响射频性能；三是别盲目把栅指间距缩小，要兼顾栅指数量和间距，先保证性能稳定，再想办法提升功率。

3、换成能扛更高电压、更高温度的元件，比如匹配电容选耐压65V以上的，耐温至少要达到150℃，才能适配65V的方案。另外优化元件焊接工艺，用耐高温的焊锡，焊的时候把引脚加固好，避免温度太高焊锡化了导致元件脱焊；那些发热厉害的元件，单独给它加个小散热片，帮着降温。

各位读者你们还有什么妙招，可以在留言区讨论。