IC面试知识系列篇：数字电路基础

这篇是IC面试知识系列篇--数字电路基础，上篇文章是IC面试知识系列篇第一篇（IC面试知识系列篇--数字芯片流程），后续会系列更新数字集成电路、静态时序分析、跨时钟域传输、片上系统、Verilog、RTL代码、相关笔试题等。关注公众号，避免错过精彩系列文章。

逻辑函数化简

公式一：吸收法 A+AB=A （短项吸收长项）

公式二：消项法 AB+A'C+BC=AB+A'C

竞争冒险

竞争：各信号到达目标位置的时延不同，到达终点的时间有先有后造成竞争。两个输入信号同时向相反方向的逻辑电平跳变的现象。有竞争不一定有冒险。

冒险：由于竞争现象所引起的电路输出发生瞬间错误的现象，就称之为冒险。

解决办法：

⚫ 加滤波电容，消除毛刺影响。

⚫ 增加冗余项，消除逻辑冒险。

⚫ 改变设计，减少毛刺发生。

1）使用格雷码；2）使用同步电路。

例如数字电路中常用格雷码计数器取代 2 进制计数器，因为 Gray Code 输出每次只有一位跳变，消除了竞争冒险发生的条件。同步电路信号变化发生在时钟沿，只要毛刺不在时钟沿被采样就会消除毛刺。

组合逻辑设计

2-4 译码器、3-8 译码器、BCD 译码器。

译码器是组合逻辑。

奇偶校验电路

原理：检测数据中奇数位错误，但不能确定错误位置

方法：判断 1 的个数为奇数还是偶数个在奇校验时，正常的情况下个数应该为奇数个，偶校验正常情况下应该为偶数个。

应用： UART 中接受数据位的校验

数据比较器的电路图如下：列出真值表，写出逻辑表达式，根据逻辑表达式画出电路图。

相同面积的 CMOS 与非门和或非门哪个更快？与非门会更优，电子迁移率是空穴的2倍，为了上升延迟和下降延迟相同，PMOS 需要做成 NMOS 两倍多大小。PMOS 的充电时间要大于 NMOS 的充电时间长。与非门的 PMOS 是并联的，相对于串联 PMOS 管的或非门更快。

数字电路基础就分享到这里

相关推荐