| 时间 | 演讲主题 | 演讲嘉宾 |
| 13:30-13:50 | 主题演讲-——智算基石:从芯片到集群的规模化跨越 | 是德科技互联网基础设施事业部战略规划总监,Brig Asay |
| 13:50-14:20 | 先进封装中的多物理场挑战和STCO应对方案 | 长电科技芯片性能中心负责人,唐彦波 |
| 14:20-14:50 | 晟联科 PCIe 6.0:构筑极致稳定、持续领先的算力互联基石 | 晟联科市场总监,汪成喜 |
| 14:50-15:35 | 联合演讲 01. PCIe 6.0 一致性测试深入探讨及PCIe 7.0/8.0展望 02. 护航AI算力:为什么 PCIe 6.0 接收器性能至关重要 |
是德科技数字解决方案工程师,马卓凡 BitifEye东亚区市场开发总监,卢哲伟 |
| 15:35-16:15 | AI爆发下的算力突围:200G/Lane电气测试全景解析 | 是德科技数字解决方案工程师,张晓 |
| 16:15-17:00 | 赋能AI算力:高速数字接口 (USB4/DP/DDR/MIPI) 测试演进 | 是德科技数字解决方案工程师,朱杰昕 |
| 17:00-17:05 | 抽奖 | |



演讲题目:晟联科 PCIe 6.0:构筑极致稳定、持续领先的算力互联基石
演讲摘要:本次分享将从PCIe协议演进及应用场景切入,剖析PCIe 6.0在AI/HPC领域广阔的市场前景与迫切需求;重点介绍晟联科PCIe 6.0 PHY IP的最新进展,依托其在高速SerDes领域扎实的研发能力与成功交付经验,为算力互联产品的极致稳定与持续领先提供坚实保障。

演讲题目:PCIe 6.0 一致性测试深入探讨及PCIe 7.0/8.0展望
演讲摘要:本专题将聚焦 PCIe 6.0 一致性测试的关键技术与验证难点,深入解析高速互连测试中的信号完整性、协议一致性及系统级验证挑战,并进一步展望 PCIe 7.0/8.0 在持续高速演进过程中,对测试方法、验证能力和产业生态带来的新要求。

演讲题目:规模化AI:为什么 PCIe 6.0 接收器性能至关重要
演讲摘要:在本次 30 分钟的课程中,我们将深入探讨 PAM4 接收器评估的复杂性,解决关键的验证挑战,并定义稳定接收器性能的要求,以确保您的硬件不会成为瓶颈。了解如何构建一个强大且面向未来的人工智能生态系统。

演讲题目:AI爆发下的算力突围:200G/Lane电气测试全景解析
演讲摘要:本专题会重点介绍目前200Gbps/Lane主流标准的演进状况;针对大于32dB的高损耗链路环境,IEEE802.3dj标准引入的全新测试方法学,包括新的抖动指标(如J3U, EOJ, JHRMS)、SNRISI和基于COM(Channel Operating Margin)模型的接收端校准流程等以及是德科技从芯片,到组件再到系统,完整的发送端、接收端电气性能测试方案。
认真填写报名信息和观看直播可以有机会获取丰厚奖励(礼品图片仅供参考,请以收到实物为准!)


466

