Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips bom2buy Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

PCIE

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。PCIe交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”，简称“PCI-e”。它的主要优势就是数据传输速率高，而且还有相当大的发展潜力。PCI Express也有多种规格，从PCI Express x1到PCI Express x32，能满足将来一定时间内出现的低速设备和高速设备的需求。PCI-Express的接口是PCIe 3.0接口

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。PCIe交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”，简称“PCI-e”。它的主要优势就是数据传输速率高，而且还有相当大的发展潜力。PCI Express也有多种规格，从PCI Express x1到PCI Express x32，能满足将来一定时间内出现的低速设备和高速设备的需求。PCI-Express的接口是PCIe 3.0接口收起

查看更多
类型
新鲜 热门
不限时间
  • PCIe SR-IOV虚拟化介绍
    SR-IOV（Single Root I/O Virtualization）是一种用于减少平台资源开销的IO虚拟化技术。它允许一个物理PCIe设备虚拟出多个虚拟PCIe设备，并将其直通到各个虚拟机，从而实现单个物理设备支持多个虚拟机的应用场景。SR-IOV的核心在于引入虚拟化中介（VI），如VMM或hypervisor，来管理硬件资源。通过SR-PCIM（Single Root PCI Manager）控制SR-IOV资源配置和管理，降低了硬件要求和成本。SR-IOV支持多种配置模式，包括单个PF和多个VF的组合，以及多个PF各自拥有一组VF的情况。此外，SR-IOV还提供了多种扩展能力，如地址翻译代理（TA）、地址翻译和保护表（ATPT）、地址翻译缓存（ATC）和访问控制服务（ACS），以增强系统的灵活性和性能。
    298
    12/03 11:32
    PCIE SR-IOV
    PCIe SR-IOV虚拟化介绍
  • 一文看懂PCIe ARI能力
    PCIe的ARI（Alternative Routing-ID Interpretation）特性允许在PCIe gen3中通过改变ID路由机制来增加功能数量。ARI通过移除Device Number并替换为8-bit的Function Number和Bus Number，使得单个Endpoint最多可拥有256个function。ARI适用于Upstream Port和SR-IOV设备，而不适用于Root Port、Switch Downstream Port、RCiEP和Root Complex Event Collector。ARI的使用需要注意支持ARI的设备及其控制寄存器的设置。
    392
    11/29 10:55
    PCIE
    一文看懂PCIe ARI能力
  • PCIe系统阻抗控制85还是100的验证
    本文讨论了PCIe系统中的阻抗控制问题，并通过无源仿真验证了不同阻抗配置对系统性能的影响。结果显示，调整子卡阻抗至92欧姆可以有效改善回损并增加裕量，从而解决信号完整性问题。
    339
    11/21 09:12
    PCIE 阻抗
  • 开发者必备，10 分钟搞定 RK3588 PCIE 拆分！
    前言：在嵌入式开发中，PCIe 接口的灵活配置直接影响设备扩展能力与性能发挥。RK3588作为旗舰芯片，其 PCIe 拆分机制更是让硬件设计与软件调试拥有了更多可能性。今天这篇技术笔记，就带大家快速吃透 RK3588 PCIE 拆分的核心逻辑、配置步骤与实战技巧，轻松上手！  一、RK3588 PCIE拆分映射关系图 PCIE的拆分机制的核心主要在于对于 PCIE PHY 的灵活拆分，并根据实际拆
    875
    11/13 16:46
    控制器 PCIE
  • 详解PCIe网络资源解耦技术
    本文介绍了基于PCIe网络的AI数据中心资源解耦方案，通过构建机架级全局地址空间实现硬件资源灵活池化，提高资源利用率并适应多样化的AI工作负载。方案利用PCIe的低延迟、高带宽和原生硬件支持特性，通过NTB和IOMMU实现跨主机资源共享和动态池化，支持多种应用场景，如AI训练集群、混合workload适配和故障冗余。然而，当前面临的主要挑战包括PCIe交换机的限制和跨机架扩展的问题。
    836
    11/03 10:58
    数据中心 PCIE
    详解PCIe网络资源解耦技术
  • 一文看懂CXL RAS特性
    CXL的RAS能力基于PCIe协议，支持链路CRC和Retry、链路重训练和恢复、ECRC、Data poison、Viral等特性。CXL定义了poison和viral两种错误遏制机制，用于处理可疑数据。CXL.cache和CXL.mem的隔离可通过Link Down或事务超时触发。平台必须在启动时使能viral，以防止错误传播。维护操作包括媒体维护和测试，设备通过事件记录通知系统软件或固件。错误注入机制允许系统验证和错误处理流程。
    1376
    11/03 10:41
    PCIE CXL
    一文看懂CXL RAS特性
  • AI平台中混用PCIe 5与PCIe 6：优势、挑战及应对实践
    Astera Labs 主讲的文档聚焦于混合部署 PCIe 5 和 PCIe 6 在 AI 平台中的核心价值、设计挑战及解决方案。文档详细介绍了混合架构的优势，如即时获取 PCIe 6 带宽红利、复用现有 PCIe 5 资产、未来可扩展性以及带宽匹配优化。同时也指出了混合架构面临的三大关键设计挑战：段 ID 兼容问题、重放与排序机制冲突以及 FM/NFM 边界的性能不连续性，并提供了相应的应对策略。
    600
    10/30 15:43
    PCIE AI平台
    AI平台中混用PCIe 5与PCIe 6：优势、挑战及应对实践
  • PCIe max payload size总结
    在PCle总线中，有些TLP含有Data Payload，如memory写请求、memory读完成TLP等。TLP包含的Data Payload 大小与Max_Payload_Size 、Max_Read_Request_Size和RCB参数相关。下面具体介绍这些参数的使用。
    1485
    10/21 14:17
    PCIE
  • AMD技术干货｜双Zynq MPSoC PS侧PCIe高速DMA互连
    在涉及Xilinx Zynq UltraScale+ MPSoC的项目中，实现设备间高速、低延迟的数据传输往往是核心需求之一。PCIe（尤其PS侧）结合DMA（直接内存访问）正是满足这类需求的理想技术方案。
    2905
    10/15 11:07
    PCIE DMA
  • 基于PCIe（XDMA）的1-32路信号采集与回放, 视频/AD/光纤/支持PR over PCIe
    基于PCIe（XDMA）的多路（1-32路）信号采集与回放子系统 多路视频、AD、光纤等信号，支持PR over PCIe 1、概述 多路信号采集与回放子系统可以实时采集1-32路视频、AD、光纤等信号，并存储到采集队列中，借助高效的硬实时数据帧出入队列管理和PCIe C2H DMA引擎，将采集到的信号帧实时传递到上位机采集缓冲区。在超带宽视频采集情况下，支持采集丢帧操作，后续视频可以正常采集。
    1028
    10/04 10:35
    光纤 PCIE
  • 高性能PCIe 3.0软核x1~x16支持EP/RCAXI4接口内置DMA控制器适用ASICFPGA
    PCIe-AXI-Controller PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及Transaction Layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案
    644
    09/25 14:11
    ASIC PCIE
  • 一文看懂PCIe驱动程序的基本框架
    Linux操作系统下的设备文件主要包括字符设备、块设备和网络设备。字符设备是以字节为单位进行IO操作的设备，一般没有中间缓，IO操作直接影响设备。PCIe设备通常属于字符设备。
    4921
    09/22 15:15
    PCIE
    一文看懂PCIe驱动程序的基本框架
  • PCIe Gen6加速落地，泰克携手安立与澜起展示完整一致性测试方案
    PCIe总线的高吞吐量和低延迟，使得处理器与处理器之间、处理器与外围芯片之间能更高效地协同工作，这对于处理大规模的神经网络和复杂的AI模型至关重要， 是AI蓬勃发展的关键技术底座之一。 根据行业动态推测，新一代PCIe规范 - PCIe Gen6将在2025年下半年开始加速落地。 值此技术迭代的关键时期，泰克(Tektronix)和安立(Anritsu)在2025年8月26日于苏州举办的PCIe技
    805
    09/09 09:43
    泰克 PCIE
    PCIe Gen6加速落地，泰克携手安立与澜起展示完整一致性测试方案
  • RK3588 PCIe设备识别失败？一招避坑“非法Class”陷阱
    前言：在 RK3588 平台开发过程中，你是否遇到过这样的窘境：明明 PCIe 总线上挂好了网卡模块，lspci 能识别到芯片，可驱动就是加载失败，排查半天找不到关键问题？别慌！本文将带你一步步解决这个棘手问题。  一、案例背景  使用眺望电子 RK3588核心板的PCIE20_0/1/2接口挂载裕太微yt6801芯片扩展网卡为例，看看问题到底有多棘手。 通过lspci命令查看设备状态时，能清晰看
    1809
    08/29 14:49
    PCIE
  • PCI-SIG关于PCIe 信号的设计指南
    这是19年 PCI-SIG 关于PCIe 信号，在设计过程中使用中继器（Redriver&Retimer）一份资料，现在读来，还是做PCIe设计的黄金指南。 相关标准 给出PCIe3.0~5.0的整个链路各自损耗标准，以及对各部分进行划分，给出了损耗标准，如下图： 上表的这个标准来说，目前很多产品的PCIe设计都是基于此相关的标准来评估风险。 常见的高速产品比如服务器，也是基于此标准进行评
    1856
    08/25 16:00
    PCIE
  • EtherCAT总线网络总是改变，该如何快速适配？
    在EtherCAT主站开发中，总线控制逻辑的编写往往依赖于固定的网络配置。一旦从站位置变动，控制逻辑就得重新调整。今天，我们来探讨致远电子PCle-2E主站卡如何巧妙解决这一难题，提升开发效率。   前言 对于经常使用EtherCAT主站的工程师来说，总线控制逻辑的编写通常需要在总线网络完全确定后才能开始。然而，实际应用中，从站的位置可能会改变，或者部分从站可能会被移除，甚至部分从站可能不是全程在
    877
    08/23 13:00
    PCIE ethercat
  • 计算机系统的沉默基石：X86架构演进与PCI总线的持久遗产
    在现代计算机系统光鲜亮丽的外表之下，是数十年技术演进沉淀的底层逻辑。当你在使用一台高性能PC时，你所见的是新一代PCIe固态硬盘和64核处理器，但深藏其中的灵魂——X86架构与PCI总线技术——仍在持续发挥关键作用。本文将带你探索这些"过时"技术的核心价值。 一、进化之路：从8088到现代Core处理器的X86历程 当IBM在1981年推出搭载8088处理器的PC/XT时，一场革命悄然开始。让我们
    972
    08/19 12:20
    PCIE X86
    计算机系统的沉默基石：X86架构演进与PCI总线的持久遗产
  • 争议漩涡中的抉择：X86与PCIe体系正将计算引向何方？
    争议漩涡中的抉择：X86与PCIe体系正将计算引向何方？ “当NVIDIA放弃PCIe 6.0改用NVLink-C2C时，芯片巨头间的互连战争已宣告进入核时代”——The Register 一、X86指令集的黄昏？ARM与RISC-V的激进围剿 争议核心：CISC架构是否已成性能枷锁？ 苹果M2 Ultra芯片的暴力演示： ARM阵营的致命指控： “X86的变长指令解码单元消耗>35%的芯片
    686
    08/19 12:10
    PCIE X86
    争议漩涡中的抉择：X86与PCIe体系正将计算引向何方？
  • 研华发布SOM-6820：搭载高通骁龙X-Elite系列处理器，开启能效比与边缘智能新时代
    近期，全球嵌入式物联网解决方案供应商研华正式推出COM Express Compact Type6 模块 SOM-6820，搭载高通骁龙X-Elite系列处理器，高达12核，TDP 45W。相较于行业其他平台，SOM-6820在显著降低功耗的同时，实现了高达65%的能效提升。其集成的NPU可提供高达45 TOPS AI算力。 除强大处理性能外，SOM-6820还支持高达64GB LPDDR5x高速
    744
    08/13 08:50
    处理器 研华科技
    研华发布SOM-6820：搭载高通骁龙X-Elite系列处理器，开启能效比与边缘智能新时代
  • 一文看懂PCIe P2P传输原理
    PCIe的peer to peer简称P2P，即点对点传输，用于一个EP设备访问另一个EP设备，而不需要使用主机RAM作为临时存储。PCIe P2P特性带来的好处有：可以极大提升数据的传输效率，减少CPU的负载，并在特定场景下优化系统性能。
    6489
    08/07 09:20
    PCIE

正在努力加载...

热门作者 换一换
相关标签