一博科技

• 科学论证：为啥设计5mil左右的线宽“性价比”最高

  文章讨论了PCB叠层设计中的线宽选择及其对损耗的影响。通过对比不同线宽（3mil至8mil）在14GHz和28GHz频率下的损耗变化，发现5mil线宽在损耗和叠层厚度方面表现出最佳性价比。尽管并非所有项目都适用此线宽，但在无其他约束条件下，将其设定为5mil有助于提高设计的灵活性和稳定性。

  一博科技

  172

  20小时前

  pcb设计 叠层设计

  
• 车规级FPC线路板必须通过的核心可靠性测试与选型指南

  车规级FPC核心可靠性测试深度解析 为确保车载电子设备在复杂环境下的绝对安全，车规级FPC必须在以下三个维度完成严苛的验证： 双85高温高湿存储测试：这是评估材料吸湿性及电气性能衰减的核心指标。通常要求在85℃温度和85%相对湿度的极端条件下持续测试168小时甚至1000小时以上。该测试旨在识别长期高温高湿环境下可能出现的脱层、金属腐蚀和介质老化风险，确保高压系统具备极高的绝缘性与爬电距离稳定性。

  健翔升PCB & PCBA

  180

  06/15 16:22

  PCBA 车规级
• 信号调制的“韬定律”：448Gbps该用PAM6还是PAM8？

  华为高速信号研究团队在DesignCon 2026上发表了关于PAM6与PAM8在448Gbps速率下的对比研究，并提出了“韬（τ）定律”，强调通过压缩信号传播、数据搬运与系统协同所需时间来提升性能。华为推出的核心技术——逻辑折叠，实现了电路模块在三维空间中的垂直布局，缩短了模块间物理距离，有效压缩信号传输时间。 华为在ISCAS 2026的主旨演讲中提出的“韬（τ）定律”，核心思想是通过压缩时间来提升性能，而非单纯依靠缩小晶体管尺寸。这一理念与PAM调制技术的演进逻辑一致，即在单位时间内塞入更多信息，符合“时间缩微”的理念。 PAM技术通过在一个符号周期内使用更多电压电平来传输更多比特，从而提高传输速率和效率。华为在DesignCon2026的技术论文中详细分析了PAM4、PAM6和PAM8在不同条件下的理论和实验表现，结果显示PAM6在综合性能上优于PAM8，尤其是在噪声、非线性等因素的影响下，PAM6表现出更高的稳定性和鲁棒性。

  一博科技

  419

  06/09 13:44

  信号调制
• 一种可以减小串扰的过孔

  高速信号TX/RX分层布线的目的是为了减小反向信号之间的串扰。合理的布线层面规划和使用背钻工艺能显著降低串扰。具体步骤包括：BGA外圈信号走线靠近布局面，内圈走线远离布局面，并在外圈过孔采用盲孔来减少串扰。此外，适当增加Z轴间距也能改善串扰情况。

  一博科技

  222

  06/02 14:07

  过孔 高速信号
• Designcon文章解读 | 单通道100Gbps速率还没做，448Gbps就要来了？

  DesignCon会议上展示了大量关于400/448Gbps速率的技术进展，包括CPC、CPO、PAM6/PAM8和PCIe7.0等新技术。这些技术旨在解决高速信号在PCB上的损耗、功耗和密度等问题，推动AI和数据中心领域的发展。

  一博科技

  563

  05/26 13:09

  高速信号 单通道
• 你的主板80分，我的接口板80分，配合一起用才60分？

  文章讨论了高速信号链路设计中的回波损耗问题，指出单纯叠加插入损耗并不能准确预测级联后的回波损耗，并通过具体案例展示了不同阻抗突变点组合下的实际效果。强调在多板级联设计中，应注重整体阻抗匹配和回波损耗的合理分配，避免仅依赖单板性能评估整个系统的性能。

  一博科技

  297

  05/19 13:06

  高速信号 回波损耗

  
• 一文看懂PCB GSSG结构串扰成因与旋转走线优化技巧

  本文介绍了在PCB设计中如何解决高速信号在GSG结构下的串扰问题。当信号层较多且板厚受限时，采用GSSG结构可以有效降低串扰。文中通过仿真展示了不同旋转角度对串扰的影响，并提出了一种通过旋转高速线来改善串扰的方法。这种方法在一定程度上显著降低了相邻层之间的串扰水平，从而提高了信号完整性。 关键词：PCB设计，高速信号，GSG，GSSG，串扰，旋转高速线

  一博科技

  571

  05/12 11:47

  pcb设计 高速信号

  
• 厉害不？遇到电流密度超标，我第一时间就加铜厚

  本文介绍了如何通过增加电源平面层的铜厚或改变布线结构来降低电源电流密度，从而满足高速板卡设计的需求。具体案例展示了从1oz铜厚到2oz铜厚的变化，以及通过调整信号过孔扇出方式进一步降低电流密度的过程。

  一博科技

  569

  04/28 15:39

  电流密度
• 棕化工艺对M9高频板材信号损耗的实测对比

  文章讨论了高速信号损耗的主要因素，特别是板材DF值、PCB走线线宽和铜箔粗糙度。重点介绍了HVLP铜箔因其较低的粗糙度而具有较好的信号性能，但在实际加工过程中，粗糙度较小的铜箔可能导致压合失败的风险增加。为了平衡信号性能和加工难度，PCB行业引入了棕化工艺，通过增加铜面粗糙度并镀上粘性化学膜来提高压合成功率。实验结果显示，不同棕化工艺对信号损耗有显著影响，普通棕化工艺相比低损耗棕化工艺增加了约15%的损耗。

  一博科技

  1038

  04/21 13:33

  高速信号 信号损耗

  
• 信号过孔未穿过谐振腔，为何仍受平面谐振影响？

  文章讨论了平面谐振如何影响信号插损，特别是当信号路径与电源平面在Z轴方向上有一定间距时，为何仍会出现插损异常。通过电磁场分布分析和仿真对比，展示了电源平面靠近信号路径时插损异常的原因，并指出平面谐振腔距离信号路径越近，对其信号的影响越大。

  一博科技

  380

  04/14 10:17

  谐振 电磁场
• 出货给客户一块残缺的PCB板，客户为什么还要给我们点赞

  本文讲述了在电子制造领域，漂锡实验的重要性及其背后的科学原理。漂锡实验是为了检验PCB在高温下的可靠性，防止因热应力导致的材料分层等问题。通过模拟实际焊接过程中的高温环境，筛选出符合高标准的优质PCB，确保产品质量。

  一博科技

  305

  04/08 10:10

  PCB板 电子制造
• 别人包地你包地，但别人的隔离度比你好10dB不止

  文章讨论了包地设计在微波射频信号中的作用及其原因，并通过实验展示了包地前后串扰的变化。通过对比不包地和包地后的3D模型，证实了包地确实可以显著改善串扰，但实际效果受包地间隙距离影响较大，且需要考虑阻抗变化。文章提醒设计师深入了解原理，才能更好地掌握包地技巧。

  一博科技

  454

  03/31 10:08

  pcb设计

  
• 要是我再不说，估计就没人知道“贾凡尼效应”了！

  贾凡尼效应是一种金属间因电位差异导致的腐蚀现象，尤其在PCB制造中表现为不同金属表面处理间的腐蚀风险。为解决此问题，通常会在两种金属接触处使用油墨进行隔离，从而防止腐蚀并保持信号完整性。然而，这种隔离措施可能会引入额外的阻抗变化，影响信号质量。

  一博科技

  1196

  03/25 09:34

  PCB制造

  
• 那个要“深紫色油墨”的客户，让我一宿没睡！

  本文讲述了客户想要订购少量深紫色油墨进行高端产品制作，但由于供应商的最小起订量要求过高，导致成本高昂，最终决定放弃订单的故事。文章解释了最小起订量(MOQ)的概念及其背后的原因，并提出了如何避免MOQ的建议，强调了合理设置MOQ的重要性，以平衡客户需求与生产成本。

  一博科技

  639

  03/17 10:42

  PCB市场
• 老实说：你们关心过表层绿油的厚度吗？

  高速信号设计中，绿油厚度对阻抗和插入损耗有显著影响。仿真结果显示，绿油厚度从0.2mil到1.2mil，差分阻抗降低约6欧姆，插损增大约20%。因此，在高速信号设计中，绿油厚度不容忽视，应严格控制其厚度以保证信号质量。

  一博科技

  1349

  03/10 09:56

  信号传输 高速信号

  
• 不服不行！1拖4的DDR通道颗粒全贴能跑，贴一半跑不了？

  客户尝试在DDR4通道上减少一半颗粒数量进行测试，发现只贴两个颗粒时无法达到预期的3200Mbps速率。Chris通过仿真分析发现，主要原因是第一个正面颗粒的信号质量不佳，导致整体性能下降。

  一博科技

  506

  03/03 09:32

  DDR4

  
• 高速PCB谐振威力，不容小觑

  一博科技

  828

  02/03 17:05

  谐振
• ATE PCB高平整度：要求、必要性、行业痛点及一博解决方案

  ATE PCB板的平整度要求严格，核心指标包括翘曲率0.1%-0.2%，BGA区域焊盘高度差≤50μm，确保探针与焊盘可靠接触、信号精准传输和测试精度。行业难点在于材料、设计、工艺等多环节的应力与形变控制。一博通过设备、工艺与管控体系，将DUT Pad及整体平整度稳定控制在30μm内、整板翘曲≤0.3%。

  一博科技

  937

  01/27 10:10

  pcb ATE
• PCB板上你是普通油墨，我是低损耗油墨，能一样吗？

  一博高速先生成员--黄刚 文章一开始就先给各位选择困难症的粉丝们出一道题，如果今天让你们来设计下面的这组25G光口信号的布线，你会选择走内层还是表层呢？ 其实高速先生相信在座的各位PCB工程师更愿意选择走表层，原因就是过孔如果不经过一些3D仿真建模优化后，仅凭PCB工程师的经验不一定能做得好，而且内层的过孔又要增加背钻的工艺成本，而且还有过孔stub残留，表层走线就更完美的帮你们规避这个痛点了。然

  一博科技

  1021

  01/24 09:22

  PCB板
• PIN DELAY单位错了，DDR4跑不起来，真的吗？

  客户调试DDR4时发现前两片颗粒识别正常，后两片识别失败，初步怀疑PCB Layout问题。经检查发现地址信号缺少上拉电阻，导致前面两片颗粒无法正确识别。虽然仿真结果显示信号质量尚可，但实际问题源于此细节遗漏。提醒工程师在调试中要保持怀疑态度，仔细排查每一个细节，防止因小失误导致系统无法运行。

  一博科技

  1447

  01/21 10:15

  pcb设计 DDR4

  

正在努力加载...