Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips bom2buy Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

UCIe

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

通用芯粒互连技术（Universal Chiplet Interconnect Express）是Chiplet标准联盟提出的芯粒高速互联标准。通用芯粒互连技术一个开放的芯粒互连协议，旨在芯片封装层面确立互联互通的统一标准，满足客户对可定制封装要求。通用芯粒互连技术提供了物理层和die-to-die适配器。物理层包含裸片间通信的电气信号、时钟标准、物理通道数量等规范，可以包含来自多家不同公司当前所有类型的封装选项，包括标准2D封装和更先进的2.5D封装。随着3D芯片封装的推出，UCIe标准还需不断升级，未来也将最终扩展到3D封装互连。

通用芯粒互连技术（Universal Chiplet Interconnect Express）是Chiplet标准联盟提出的芯粒高速互联标准。通用芯粒互连技术一个开放的芯粒互连协议，旨在芯片封装层面确立互联互通的统一标准，满足客户对可定制封装要求。通用芯粒互连技术提供了物理层和die-to-die适配器。物理层包含裸片间通信的电气信号、时钟标准、物理通道数量等规范，可以包含来自多家不同公司当前所有类型的封装选项，包括标准2D封装和更先进的2.5D封装。随着3D芯片封装的推出，UCIe标准还需不断升级，未来也将最终扩展到3D封装互连。收起

查看更多
类型
新鲜 热门
不限时间
  • UCIe 2.0协议（三）-- Die-to-Die Adapter
    UCIe 2.0协议的Die-to-Die Adapter层概述了其基本功能和操作细节，包括可靠的数据传输、仲裁与Muxing、链路状态管理和远程链路的协议与参数协商。Adapter通过FDI接口连接到协议层，并使用RDI接口连接到物理层。Adapter必须遵循与协议层相同的规则以满足协议互操作性。Adapter支持栈复用，允许在同一物理链路上复用两个协议栈，同时确保不会发送连续的Flit。链路初始化分为四个阶段，涉及边带初始化、主带训练与修复、参数交换和Adapter初始化。Adapter还需要支持多种Flit格式，包括Raw格式、68B Flit格式、标准256B Flit格式和延迟优化的256B Flit格式。Adapter还需支持CRC计算和重试规则，以提高链路的稳定性和可靠性。此外，Adapter还需支持电源管理状态，以实现节能效果。最后，Adapter还需支持运行时链路测试，以检测链路的健康状况。
    1435
    12/09 09:58
    UCIe
    UCIe 2.0协议（三）-- Die-to-Die Adapter
  • Chiplet与UCIe技术：架构、验证与未来发展方向
    一、Chiplet技术核心概念与优势 Chiplet（小芯片）是一种模块化芯片设计方法，将复杂功能拆分为独立的小型芯片（如计算、存储、I/O单元），再通过先进封装集成。其核心优势包括： 提升良率与降低成本： 小芯片面积更小，缺陷率低，良率显著高于大芯片。同时，可混合使用不同工艺节点（如5nm计算单元+12nm I/O单元），避免全系统采用昂贵制程，降低制造成本。 设计灵活性与快速迭代： 模块化设计
    2485
    08/27 09:40
    chiplet UCIe
  • 如何通过UCIe IP实现行业NoC互连？
    通用芯粒互连技术（UCIe）为半导体行业带来了诸多可能性，在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM（cHBM）等创新应用，满足了I/O裸片与HBM DRAM堆叠裸片之间对高带宽连接的需求。本文将深入探讨UCIe支持的不同接口，以实现片上网络（NoC）互连。 UCIe标准层 UCIe定义了一套全面的协议层，用于标准化裸片（也称为芯粒）之间的通
    7444
    08/03 09:30
    新思科技Synopsys UCIe
  • 带宽提升25%！新思科技40G UCle IP，助力高性能Multi-Die设计
    为了确保Multi-Die设计成功，通用芯粒互连技术（UCIe）规范应运而生。它通过提升互操作性、降低延迟、实现异构裸片间相互通信等方式，简化了Multi-Die设计中的Die-to-Die连接。
    1360
    02/18 11:20
    UCIe Multi-Die
  • 充分释放Chiplet发展潜力，UCIe进入40Gbps传输新时代
    Chiplet是一种利用先进封装方法将不同工艺/功能的芯片进行异构集成的技术，让SoC的功能能够以不同的工艺节点去实现。不过，最初Chiplet产业发展比较混乱，各家大厂主导的功能Die（裸片）无法互连互通，UCIe（Universal chiplet interconnect express）标准应运而生，并迅速得到行业认可。随着SoC复杂度攀升，产业界对UCIe的性能要求也越来越高。
    1387
    2024/10/16
    UCIe
    充分释放Chiplet发展潜力，UCIe进入40Gbps传输新时代
  • 是德科技推出System Designer for PCIe
    是德科技（NYSE：KEYS）宣布推出System Designer for PCIe®，这是其先进设计系统 (ADS) 软件套件中的一款新产品，支持基于行业标准的仿真工作流程，可用于仿真高速、高频的数字设计。System Designer for PCIe 是一种智能的设计环境，用于对最新的PCIe Gen5 和 Gen6 系统进行建模和仿真。是德科技还在改进其电子设计自动化平台，通过为现有的
    774
    2024/07/26
    eda 是德科技
    是德科技推出System Designer for PCIe
  • 谁将成为中国Chiplet落地“第一人”？
    近几年Chiplet的概念很火，海内外头部厂商纷纷入局，包括AMD、英特尔、英伟达、苹果、华为、寒武纪、芯原股份、芯动科技、壁仞科技、龙芯、北极雄芯等。 那些最会做大芯片的厂商都在入局Chiplet 作为Chiplet领域第一个吃螃蟹的“人”，2017年AMD推出第一代EPYC（霄龙）服务器CPU，采用了同构Chiplet的方式实现了多个Die的互联，降低了整体成本并提高了良率；2019年AMD推
    2046
    2023/04/06
    与非观察 AMD
    谁将成为中国Chiplet落地“第一人”？
  • 中国Chiplet的机遇与挑战及芯片接口IP市场展望 摩尔定律失效 芯片性能提升遇瓶颈
    在探讨Chiplet(小芯片)之前，摩尔定律是绕不开的话题。戈登·摩尔先生在1965 年提出了摩尔定律：每年单位面积内的晶体管数量会增加一倍，性能也会提升一倍。这意味着，在相同价格的基础上，能获得的晶体管数量翻倍。不过，摩尔先生在十年后的1975年，把定律的周期修正为24个月。至此，摩尔定律已经影响半导体行业有半个世纪。 随着集成电路技术的不断演进，半导体行业发现摩尔定律在逐渐失效。上图右上部分是
    849
    2023/04/03
    chiplet 摩尔定律
  • 为什么UCIe最适合多晶片系统 ？
    《道德经》里说“图难于其易，为大于其细。天下难事，必作于易；天下大事必作于细。”其实芯片也是这样，要做大，先做小，这里的从小做起不仅是指器件建模、RTL描述或IP实现，还包括以真正的“芯粒”组合来搭建大芯片。
    638
    2023/01/16
    UCIe
  • “美”积电之后，半导体产业链的重构才刚开始
    回望2022年的半导体产业，禁售、断供、不断加长的实体名单……仍是年度“热”词。 当技术、设备、产品、人才等创新因素在全球的自由流动受到约束，半导体产业高度全球化、高度互联的价值链正在遭受冲击。在科技全球化背景下高速发展了几十年的半导体产业，还有哪些核心凝聚力？未来的产业格局乃至商业模式，是否会被重塑？被打压、被制裁的中国半导体产业，又有哪些机会？ 芯片从集成走向分解 超大规模集成电路设计、制造的
    914
    2022/12/16
    与非观察 半导体产业
  • 芯动科技高性能计算“三件套”IP解决方案行业领先，满足新一代SoC带宽需求
    云服务、高性能计算等高端芯片都离不开底层IP的加持，其中尤以DDR技术、Chiplet、高速 SerDes为重中之重。面向HPC常用的CPU/GPU/DPU/NPU等高算力SoC场景，芯动科技推出以高性能计算“三件套”为核心的共性IP平台。
    397
    2022/09/26
    数字化 DDR
  • 国产Chiplet，是时候欢呼了吗？
    在国内Chiplet相关企业纷纷涌入赛道的同时，互连接口、架构设计和制造及先进封装等方面都有新兴技术出现。Chiplet技术不但将改变传统SoC的设计方式，其产业链的成型将更需要EDA、IC设计、制造工艺、先进封测等产业链环节更为紧密地凝聚，也可能带来一场从底层开始的、颠覆式的创新革命。
    992
    2022/08/19
    与非观察 chiplet
  • 阿里巴巴融入Chiplet生态为哪般？
    8月2日，UCIe联盟宣布阿里巴巴和英伟达新当选董事会成员，加上此前的创始成员日月光半导体、AMD、Arm、谷歌云、英特尔、Meta、微软、高通、三星、台积电，该联盟董事会成员拓展到12家。阿里巴巴也成为首家加入UCIe董事会的中国大陆企业。
    660
    2022/08/12
    chiplet 阿里巴巴
  • UCIe补上临门一脚　Chiplet进展如虎添翼
    摩尔定律引领半导体产业走过近半个世纪，虽然至今仍是半导体技术发展的主要方向，但把电晶体做得越小，其副作用也变得更加明显。除了製程研发与晶片设计的成本一代比一代昂贵，把电路做得太细，也会影响电路本身的性能表现。
    435
    2022/07/08
    chiplet UCIe
  • 芯和半导体成为首家加入UCIe产业联盟的国产EDA
    芯和半导体早在去年年底已全球首发了“3DIC先进封装设计分析全流程”EDA平台，是其成为首家加入UCIe联盟的中国本土EDA企业的关键推动力。
    130
    2022/04/29
    eda AMD
  • 半导体联盟的双面“人格”
    近年来，半导体联盟势头渐起，从Chip4到SIAC，从UCIe联盟到Wi-Fi联盟，联盟成员出于确保合作各方的市场优势的目的，寻求新的规模、标准或定位，应对共同的竞争者或将业务推向新领域。
    310
    2022/04/25
    UCIe Chip4芯片联盟
  • 灿芯半导体加入UCIe产业联盟
    一站式定制芯片及IP供应商——灿芯半导体日前宣布正式加入UCIe (Universal Chiplet Interconnect Express) 产业联盟，成为UCIe联盟的新成员。灿芯半导体将与UCIe产业联盟其他成员一起推动Chiplet接口规范的标准化研究与应用。
    131
    2022/04/19
    chiplet UCIe
  • 芯原股份董事长戴伟民：IP企业对“芯粒”很重要
    今年3月，台积电、英特尔、微软等十家芯片厂商成立了UCIe（UniversalChiplet Interconnect Express）芯片联盟，旨在制定一个芯粒（Chiplet）互通互联的标准。Chiplet是异构集成领域的重要技术之一。
    197
    2022/04/14
    chiplet UCIe
  • 芯动科技发布国产首个物理层兼容UCIe标准的Chiplet解决方案
    2022年3月底，中国一站式IP和芯片定制及GPU赋能型领军企业芯动科技宣布，率先推出国产自主研发物理层兼容UCIe标准的IP解决方案——Innolink™ Chiplet。
    247
    2022/04/11
    chiplet UCIe
  • 粘合万种芯片的「万能胶」，是摩尔定律的续命丹吗？
    “拼接”芯片似乎已经成了芯片圈的新“时尚”。自家芯片的“黏合”似乎已经不成问题，那么能否从全球市场上挑选出性能最优的芯片黏合在一起，创造出更强大的芯片？
    241
    2022/04/08
    UCIe 芯片互连

正在努力加载...

热门作者 换一换
相关标签