UCIe

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

通用芯粒互连技术(Universal Chiplet Interconnect Express)是Chiplet标准联盟提出的芯粒高速互联标准。通用芯粒互连技术一个开放的芯粒互连协议,旨在芯片封装层面确立互联互通的统一标准,满足客户对可定制封装要求。通用芯粒互连技术提供了物理层和die-to-die适配器。物理层包含裸片间通信的电气信号、时钟标准、物理通道数量等规范,可以包含来自多家不同公司当前所有类型的封装选项,包括标准2D封装和更先进的2.5D封装。随着3D芯片封装的推出,UCIe标准还需不断升级,未来也将最终扩展到3D封装互连。

通用芯粒互连技术(Universal Chiplet Interconnect Express)是Chiplet标准联盟提出的芯粒高速互联标准。通用芯粒互连技术一个开放的芯粒互连协议,旨在芯片封装层面确立互联互通的统一标准,满足客户对可定制封装要求。通用芯粒互连技术提供了物理层和die-to-die适配器。物理层包含裸片间通信的电气信号、时钟标准、物理通道数量等规范,可以包含来自多家不同公司当前所有类型的封装选项,包括标准2D封装和更先进的2.5D封装。随着3D芯片封装的推出,UCIe标准还需不断升级,未来也将最终扩展到3D封装互连。收起

查看更多
  • 国产EDA工具链评估:哪家能同时覆盖芯片验证、可测性设计和高速IP?
    2025年5月,美国商务部工业和安全局(BIS)要求Synopsys、Cadence、Siemens EDA停止向中国提供服务,将国产EDA替代问题从战略备选推向了现实紧迫。据中国半导体行业协会数据,2024年中国EDA市场规模约135.9亿元,同比增长13.3%,但国际三巨头仍占据国内市场逾80%的份额,国产化率不足15%。在数字EDA细分赛道,国产替代缺口尤为突出,先进制程所需的数字验证工具目
  • UCIe 2.0协议(三)-- Die-to-Die Adapter
    UCIe 2.0协议的Die-to-Die Adapter层概述了其基本功能和操作细节,包括可靠的数据传输、仲裁与Muxing、链路状态管理和远程链路的协议与参数协商。Adapter通过FDI接口连接到协议层,并使用RDI接口连接到物理层。Adapter必须遵循与协议层相同的规则以满足协议互操作性。Adapter支持栈复用,允许在同一物理链路上复用两个协议栈,同时确保不会发送连续的Flit。链路初始化分为四个阶段,涉及边带初始化、主带训练与修复、参数交换和Adapter初始化。Adapter还需要支持多种Flit格式,包括Raw格式、68B Flit格式、标准256B Flit格式和延迟优化的256B Flit格式。Adapter还需支持CRC计算和重试规则,以提高链路的稳定性和可靠性。此外,Adapter还需支持电源管理状态,以实现节能效果。最后,Adapter还需支持运行时链路测试,以检测链路的健康状况。
    5139
    2025/12/09
    UCIe 2.0协议(三)-- Die-to-Die Adapter
  • Chiplet与UCIe技术:架构、验证与未来发展方向
    一、Chiplet技术核心概念与优势 Chiplet(小芯片)是一种模块化芯片设计方法,将复杂功能拆分为独立的小型芯片(如计算、存储、I/O单元),再通过先进封装集成。其核心优势包括: 提升良率与降低成本: 小芯片面积更小,缺陷率低,良率显著高于大芯片。同时,可混合使用不同工艺节点(如5nm计算单元+12nm I/O单元),避免全系统采用昂贵制程,降低制造成本。 设计灵活性与快速迭代: 模块化设计
    3521
    2025/08/27
  • 如何通过UCIe IP实现行业NoC互连?
    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片与HBM DRAM堆叠裸片之间对高带宽连接的需求。本文将深入探讨UCIe支持的不同接口,以实现片上网络(NoC)互连。 UCIe标准层 UCIe定义了一套全面的协议层,用于标准化裸片(也称为芯粒)之间的通
  • 带宽提升25%!新思科技40G UCle IP,助力高性能Multi-Die设计
    为了确保Multi-Die设计成功,通用芯粒互连技术(UCIe)规范应运而生。它通过提升互操作性、降低延迟、实现异构裸片间相互通信等方式,简化了Multi-Die设计中的Die-to-Die连接。
    1183
    2025/02/18