chiplet_chiplet是什么意思

AI、具身智能、先进封装，一会尽览！欢迎免费报名！

“第六届集成电路设计创新会议暨应用展”（ICDIA 2026）将于8月20-21日在南京扬子江国际会议中心召开，诚邀您参加！会议以“AI赋能 · 智创芯未来”为主题，围绕AI创芯下的前沿技术，包括AI芯片架构、智能EDA、3D芯片与先进封装、存算一体、智能汽车、端侧AI、Chiplet异构集成、量子与光计算、系统级协同设计(SDT)、RISC-V协同创新，邀请行业大咖和企业领袖探讨后摩尔时代创芯

与非网编辑

218

6小时前

AI芯片 RISC-V

7月央采放榜：兆芯ZX86方案荣登笔记本采购量榜首

/美通社/ -- 近日，中央国家机关政府采购中心发布最新一期国产化便携式计算机采购明细，兆芯凭借近50%的市场占有率稳居笔记本品类采购量首位。这份成绩不仅印证了兆芯在国内信创市场的领军地位，更充分验证了基于自主ZX86指令集架构、开先KX-7000系列处理器打造的全栈算力方案，高度适配政务办公各类场景需求，具备成熟、稳定、可规模化落地的应用能力。丰富多元的兆芯平台笔记本电脑自主ZX86架构筑

与非网编辑

308

07/15 15:36

处理器美通社

一文看懂Chiplet：芯片为什么要“拆开做”？

本文介绍了基于晶圆级集成的无交换机Dragonfly互连架构及其性能优势。当前高性能计算依赖高端交换机，成本和能耗高。随着高速线缆和封装技术进步，计算芯片的片上网络和I/O吞吐量显著提升。新型互连网络利用芯片本地接口和片上网络扩展，如特斯拉的Dojo D1芯片。然而，晶圆级集成面临挑战，包括2D-Mesh拓扑的扩展性差、晶圆内外带宽差异、高阶拓扑的路由问题。基于晶圆级集成的无交换机Dragonfly架构由芯粒、芯粒组、晶圆、晶圆组和系统构成，支持高效扩展。芯粒通过晶圆内平面网络聚合成芯粒组，每个芯粒组通过转换模块连接到晶圆外。晶圆组内部全互连，晶圆组间通过标准封装和互连技术实现长距离连接。系统由多个晶圆组完全互连。无交换机Dragonfly架构的可扩展性受晶圆物理尺寸和芯粒组内芯粒网络性能限制。全局饱和吞吐量可通过分带宽和拓扑结构估算。芯粒组内部2D-Mesh结构的双向对分带宽仅为无阻塞交换机的一半，可能导致瓶颈。无交换机Dragonfly网络的直径由全局跳步和本地跳步组成，较传统基于交换机的Dragonfly网络更具优势。晶圆级集成显著降低成本，提高密度，减少数据中心的物理尺寸和电缆长度，带来全面的成本节约。

IT有得聊

1223

06/30 11:43

chiplet

重磅议程 | CSPT × iTGV 2026半导体封装测试暨玻璃基板生态展

一、展会平面图 2026.05.28-29 · 无锡国际会议中心江苏省无锡市滨湖区清舒道100号场馆布局： A厅、B厅、C厅为展区 D厅为论坛区（含太湖D厅及 101/102A/102C/105 等会议室）展区涵盖：半导体封装测试暨玻璃基板生态展区 Chiplet 与先进封装产业协同应用展区封测链融合专区 CPO 光电融合专区工艺展示区 CoWoS 先进封装工艺展示区：键合、切割 →

与非网编辑

5380

05/20 09:07

chiplet CoWoS封装

后“正交化”工程实践：验证已成为贯穿全生命周期的系统性工作

西门子数字化工业软件首席验证科学家 Harry Foster 半导体行业长期依赖一个核心假设：复杂问题可拆解为相互独立的领域。逻辑、时序、功耗、热管理、软件及封装各自独立优化。这种“正交化”（Orthogonalization）模式支撑了数十年的行业演进。如今，这一假设正在失效。设计正从单芯片转向异构、多芯片、软件定义平台。电源状态干预功能行为，温度梯度影响时序精度，软件负载重塑内存与一致性表

与非网编辑

655

04/20 15:10

半导体行业软件

文章

视讯