关于Vivado的所有信息
使用Vivado HLS在ZYNQ-7000上开发OPENCV的教程

OPENCV(Open Source Computer Vision)被广泛的使用在计算机视觉开发上。使用Vivado HLS视频库在zynq-7000全可编程soc上加速OPENCV 应用的开发,将大大提升我们的计算机视觉开发。

巧用Vivado中的Intime 设计探索工具优化RTL代码

用软件从 C 转化来的 RTL 代码其实并不好理解。今天我们就来谈谈,如何在不改变 RTL 代码的情况下,提升设计性能。

【聚合】Vivado设计流程和文档套件

一张图看懂Vivado设计流程

聚合:Vivado基本原理和设计实践指南(全解)

Vivado在计算机视觉中的用处和基本原理。

地表最强Vivado HLS视频教程

现如今,日益复杂的电子产品中使用的先进设计正在挑战密度、性能和功耗的极限,同时也使设计团队面临挑战,要求我们必须在限定的预算,限定的时间内完成设计目标,从而获得市场机会窗口。赛灵思全可编程器件拥有强大的灵活性与高性能,但传统的 RTL 开发则让开发团队将大部分时间和资源耗费在细节的实施上……

Vivado最全安装指南

Xilinx Vivado 安装说明。

使用Vivado高层次综合工具评估 IQ 压缩算法
使用Vivado高层次综合工具评估  IQ 压缩算法

无线网络运营商面临的巨大挑战在于维持盈亏底线的同时要增大网络的容量和密度。针对无线接口的压缩方案可减少所需的去程网络基础设施投资,有助于应对这种挑战。

Xilinx宣布支持16nmUltraScale+ 器件的工具与文档公开提供

赛灵思公司(Xilinx, Inc.)近日宣布支持16nmUltraScale+系列的工具及文档面向公众公开提供,其中包含Vivado 设计套件HLx版、嵌入式软件开发工具、赛灵思Power Estimator (功耗评估器),以及用于Zynq UltraScale+ MPSoC及Kintex UltraScale+器件的技术文档。

Xilinx发布Vivado Design Suite HLx版本

Vivado Design Suite HLx版本为全可编程SoC和FPGA设计以及可复用平台的创建,实现了一种新型的超高生产力方法。

Xilinx Vivado 2015.3运用IP子系统将设计提升至新高

赛灵思发布Vivado Design Suite2015.3版本。这一新版本通过支持设计团队利用最新针对市场量身定制的即插即用型IP子系统在更高的抽象层上工作,使得平台和系统开发人员能够提高生产力并降低开发成本。

Xilinx 宣布Vivado设计套件开始支持16nm UltraScale+产品早期试用

All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.)近日宣布,Vivado设计套件开始支持包括Zynq UltraScale+和Kintex UltraScale+器件在内的16nm UltraScale+产品组合的早期试用。

Vivado Design Suite 2015.2现已发布

Vivado Design Suite 2015.2现已开始提供,为Zynq-7000Q器件添加了支持,同时,还可为Virtex UltraScale VU160提供支持,为Kintex UltraScale KU060器件提供生产支持。

Xilinx发布可加速系统验证的Vivado设计套件2015.1版

All Programmable技术和器件的全球领先企业赛灵思公司近日宣布推出可加速系统验证的Vivado设计套件2015.1版。该版本具备多项可加速全可编程FPGA和SoC开发及部署的主要先进功能。

风雨30年:聆听FPGA王者的灵思感悟
风雨30年:聆听FPGA王者的灵思感悟

30年前,赛灵思创始人Ross Freeman的灵机一动促使FPGA面世,他的梦想很简单:给工程师一个空白芯片,让他们可以自由编程。从此它一路前行,创造了很多第一:推出第一款FPGA,研发出第一款嵌入了处理器的FPGA,制作出第一个3D架构的FPGA,成立第一家fabless公司,发明第一个HLS开发工具Vivado…随着这些“第一”级产

揭开未扩展时钟的秘密
揭开未扩展时钟的秘密

时钟扩展对使用赛灵思Vivado设计套件的工程师来说是一个很大的挑战,但不是一个不可逾越的障碍。 随着越来越多的赛灵思用户开始使用Vivado设计套件,部分用户对未扩展时钟表示困惑。那么什么是未扩展时钟呢?他们是如何进行关联和计时的?应对未扩展时钟的标准方法又是什么呢?下面让我们来详细探讨一下这个问题,重点是探讨确保设计人员

软硬件融合之FPGA篇:赛灵思,软硬件协同设计的未来

赛灵思一直很重视对软件的研发,相信也会持续在这方面的投入。例如之前赛灵思通过收购AutoESL公司所获得的Vivado HLS,表明了赛灵思对软件投入的重视程度。对于未来平台的规划赛灵思提出了All Programmable全可编程概念的开发平台。

Xilinx 20nm All Programmable UltraScale产品系列现已面世

Xilinx将业界最大容量器件翻番,达到创纪录的440万个逻辑单元;Xilinx 20nm All Programmable UltraScale产品系列现已面世

Xilinx Vivado设计套件加入全新UltraFast设计方法

赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布针对其Vivado设计套件推出UltraFast™设计方法。这套综合性的设计方法能帮助采用Vivado设计套件的设计团队加速设计进程,准确预测设计进度。

Xilinx UltraScale:为您未来架构而打造的新一代架构

UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同时还能从单芯片扩展到3D IC。

赛灵思,工欲善其事必先利其器

与28nm的追逐战不同,当Altera一边厢大力推进其基于下一代工艺的产品系列时,赛灵思并没有马上跟进或很激进的开始火拼之势,而是淡定的尽己之事,为自己的FPGA产品做很好的未来市场定位,打造一种理念。