vivado_vivado资讯

Vivado中，ila的采样频率和jtag的频率之间的关系

本文介绍了在使用Vivado进行OV7670摄像头驱动开发过程中遇到的问题。由于ILA的采样频率需要至少是JTAG频率的2.5倍，而 ila的频率设定为12MHz，因此需要调整JTAG频率至3MHz才能正常显示波形。最终解决了无法查看内部信号的问题。

郝旭帅电子设计团队

663

06/26 08:02

vivado JTAG

AM调制信号DDS生成FPGA设计 Verilog Vivado VHDL

本设计实现AM调制FPGA波形生成，使用Vivado和VHDL，通过DDS Compiler IP生成数字波形并预留输出端口，适用于数字调制和DDS波形发生器。设计包括am_mod顶层模块和dds_compiler_0实例，支持多种仿真环境。

FPGA代码设计学习资料

646

06/17 07:03

vhdl vivado

CPU处理器实验设计Verilog Vivado

本设计实现了一个基础CPU处理器实验系统，使用Verilog编写并在Vivado工程中组织。系统围绕简化指令执行流程搭建，包括程序计数、指令读取、操作码译码、寄存器堆访问和算术逻辑运算等环节。该工程适合用于计算机组成原理、CPU数据通路、Verilog模块化设计和Vivado仿真实验。通过顶层输出信号可以直观看到PC变化、指令内容、寄存器地址选择、寄存器读数据以及运算结果，对于理解简单CPU的取指、译码、执行和写回过程具有较好的参考价值。

FPGA代码设计学习资料

561

06/16 07:27

verilog CPU

UART串口控制12路IO输出Verilog Vivado

本设计实现了一个基于 UART 串口接收的多路 IO 控制模块，使用 Verilog 在 Vivado 中编写。系统通过串口输入 16 位控制数据，驱动 12 路输出口。设计采用两步接收机制组装控制字，并将其映射到 12 路输出。模块结构清晰，适合快速搭建可下载验证的 IO 控制原型。

FPGA代码设计学习资料

540

06/16 07:27

verilog vivado

Vivado中Report timing中的路径选择

本文介绍了如何使用Vivado中的Report timing功能来查找特定路径的时序信息。通过点击报告中的设置选项，选择相应的cell并输入信号名称进行搜索，可以找到所需的路径，并进一步查看其详细时序报告。此方法有助于解决仅报告时序 slack 最小路径的问题，提高调试效率。关键词：Vivado, Report timing, 时序报告, 路径选择

郝旭帅电子设计团队

553

06/15 08:37

vivado

序列检测器FPGA设计VHDL Vivado

本文档详细介绍了一个基于FPGA的序列检测器的设计，使用VHDL语言在Vivado环境下实现。设计包含13路输入信号和14路输出信号，支持手动复位和100MHz板载时钟输入。顶层模块`sequence_detector`负责检测逻辑，输出检测结果和观察时钟。工程还包括仿真测试模块`tb_sequence_detector`和管脚约束文件`pins.xdc`，支持FPGA板级验证。设计适用于教学实验、课程设计和入门项目调试。

FPGA代码设计学习资料

889

06/09 07:45

FPGA vhdl

数字时钟FPGA设计Verilog Vivado

一款基于FPGA的数字时钟系统，使用Verilog语言在Vivado环境下设计并实现。该系统能够显示小时、分钟、秒钟，并支持手动设置时间。系统包括分频、计时、按键消抖、数码管显示和PWM输出等功能模块。设计适用于FPGA数字系统课程设计和实验，具有清晰的模块结构和易于扩展的特点。

FPGA代码设计学习资料

552

06/08 10:45

verilog vivado

流水灯FPGA设计Verilog Vivado

一款基于Verilog和Vivado的流水灯FPGA设计，实现了8位LED流水灯控制。设计采用模块化结构，包括分频模块和LED控制器，支持自定义流水速度。附带详细文档和仿真结果，适用于FPGA入门和教学。

FPGA代码设计学习资料

587

06/08 08:45

verilog vivado

当Vivado开始收过路费

AMD宣布从Vivado 2026.1版本开始改变规则，引入五档授权模式，其中最低档BASIC版仅支持Windows，而付费版支持双平台，并取消了DFX部分重配置功能。这一举措引发FPGA开发者和社区的广泛关注和讨论，许多人表示不满并寻找替代方案，如Efinix和Lattice。尽管AMD强调此举是为了区分付费能力和培养忠实用户，但许多开发者担忧这会影响未来的生态系统和人才储备。

土人观芯

683

05/28 13:38

vivado

Vivado除法器IP核中Clocks per Division的理解

本文介绍了Vivado除法器IP核中的“Clocks per Division”参数，解释了其如何影响吞吐量和资源消耗，并提供了不同设置下的接口特性对比。文章强调了该参数在高性能与面积之间的权衡作用，适合不同应用场景的选择。

郝旭帅电子设计团队

669

05/23 08:25

vivado IP核

Vivado除法器IP核三种算法实现

Vivado除法器IP核提供三种算法实现：Radix2（通用）、High Radix（速度优先）、LutMult（面积优化）。Radix2适合通用设计；High Radix速度快但资源消耗大；LutMult适用于常数除法，资源占用少但适用场景有限。

郝旭帅电子设计团队

1278

05/21 16:32

vivado IP核

工程师高培解读XilinxVivadoFPGA设计进阶与AI自动编程

Vivado是FPGA开发的核心工具，掌握基本操作后，工程师常面临时序收敛、综合策略、IP复用等问题。本文总结了八个核心模块的技术要点，包括理解FPGA底层结构、时钟设计与时序收敛、综合策略的选择、IP核的设计与复用、非项目开发模式、高级综合语言HLS、动态功能交换DFX以及AI辅助编程趋势。通过这些要点，工程师可以提高设计能力和开发效率。

工程师高培

540

04/22 16:41

vivado AI编程

vivado启动modelsim进行仿真时，一直卡在进度条····

本文介绍了使用Vivado启动ModelSim仿真过程中遇到的问题及其解决方法。当仿真卡在进度条上时，可以通过查看Tcl Console窗口的信息来判断原因：若持续打印信息则表示项目复杂需等待；若静止不动，则可能是代码存在语法错误。通过检查Tcl Console中的错误提示，可以找到具体的错误位置，并进行修正。此外，建议在启动仿真后立即将其置于后台运行，并密切关注Tcl Console窗口，以便及时发现并解决问题。

郝旭帅电子设计团队

719

03/12 10:16

vivado ModelSim

vivado2019.2在win10系统上的安装

本文介绍了如何在Windows 10系统上安装Vivado 2019.2的方法，包括获取安装包、忽略软件更新提示、勾选同意条款、修改安装路径、加载许可证等步骤。最终，桌面会出现四个Vivado图标，可以直接使用。

郝旭帅电子设计团队

748

03/10 10:23

vivado

MicroBlaze串口设计（附源工程）

本文介绍了如何使用Vivado 2017.2在Digilent Basys 3开发板上实现MicroBlaze串口设计。首先通过GUI界面创建工程，添加时钟和MicroBlaze IP，配置并连接AXI UART IP核。接着利用Tcl脚本自动化创建工程过程，最终通过SDK运行工程并在串口终端打印“Hello World”。

FPGA技术江湖

771

02/20 08:25

vivado 串口

项目开发中常用的Vivado软件调试技巧（一）

高效利用高速采样时钟采样低频数据，通过设置多个采样窗口来捕获完整串口指令；选择合适的ILA核端口例化参数方式，简化调试过程；在Vivado中未分配管脚IO不检查约束设置，避免编译错误；压缩比特流文件，提高Flash下载速度并加快加载时间。

FPGA技术实战

1340

2025/12/24

vivado

VIVADO中mig的地址的位宽解析

本文介绍了使用Vivado中的MIG进行DDR内存控制的方法，特别是针对MT47H64M16XX-25内存芯片的配置。详细解释了如何确定地址总宽度，并通过手册了解到app_addr的解析规则。此外，讨论了RANK概念及其对地址的影响，最终得出结论，在实际应用中只需将地址最高位固定为0即可正确访问内存。

郝旭帅电子设计团队

1888

2025/11/14

vivado

拔河游戏控制Verilog VIVADO

拔河游戏控制Verilog VIVADO项目实现了基于FPGA的拔河游戏控制系统，包含按键消抖、游戏状态控制、LED显示控制和数码管显示功能。采用模块化设计，顶层模块协调各子模块工作，游戏控制模块实现多种游戏状态，显示控制模块负责数字管显示，按键消抖模块消除抖动。系统架构清晰，支持双人对战，具有高精度计时和直观显示功能。

FPGA代码设计学习资料

786

2025/10/23

FPGA verilog