芯耀
212
MC SDK V6.x 的 HSO（高灵敏度观测器）功能对 ADC 采样有严格要求，核心是通过 “开尔文连接的电流采样 + 分压滤波的端电压采样 +≥2 个独立 ADC 模块”，确保电流、电压信号的精准同步采集，适配马达高低速无传感控制需求。
资料获取：开发经验 | LAT1560 MC SDK V6.x软件HSO功能ADC采样设计说明
1. 核心前提：HSO 对采样的依赖逻辑
HSO 算法的核心输入是电机的三相电流和端电压信号，采样质量直接决定角度观测精度和控制稳定性：
- 电流信号：需捕捉实时相位电流，反映电机负载状态；
- 端电压信号：需同步获取三相电压，辅助计算电机反电动势；
- 关键约束：一个 PWM 周期内需完成 4 次 ADC 采样（2 个有效电流 + 3 个端电压，电压取 4 次均值），采样需与 PWM 信号严格同步。
2. 电流采样硬件设计：开尔文连接 + 精准滤波
2.1 采样方式：三电阻 / 单电阻 Shunt 采样（开尔文连接）
2.2 滤波与放大配置
- 前端滤波：推荐截止频率 300KHz，滤除高频干扰；
- 后级处理：ADC 输入端可添加辅助滤波，滤波电容需紧贴 MCU 引脚放置，减少寄生参数；
- 参考电路：参考 B-G473E-ZEST1S 开发板设计，包含 15 倍放大电路和 1.65V 偏移电平，截止频率 159KHz。
3. 端电压采样硬件设计：分压 + 低频滤波
3.1 核心设计逻辑
- 分压方案：通过电阻分压网络将电机端电压（最大 83.7V，参考 STEVAL-LVLP01）降至 ADC 输入量程内；
- 滤波要求：截止频率推荐 500Hz（参考电路实际 518Hz），抑制电压波动干扰；
- 器件选型：分压电阻精度需≥1%，确保分压比例稳定。
3.2 参考电路结构
- 电机侧三相电压→分压电阻网络（如 68kΩ+27kΩ+3.9kΩ）→82nF 滤波电容→ADC 输入；
- 运放配置：通过 ADCOPAMP 缓冲，提升信号驱动能力，避免 ADC 输入阻抗影响采样精度。
4. ADC 模块分配原则：≥2 个独立 ADC 是底线
HSO 要求电流与端电压同步采样，需按 ADC 模块数量合理分配通道，推荐优先选用 3 个独立 ADC 模块的 MCU。
4.1 推荐 MCU 选型（满足独立 ADC 数量要求）
| MCU 型号 | 独立 ADC 模块数 | 适配场景 |
|---|---|---|
| STM32G431 | 2 个 | 基础场景，需合理分配通道 |
| STM32G491 | 3 个 | 推荐场景，采样无冲突 |
| STM32G473 | 5 个 | 复杂场景，预留扩展空间 |
4.2 3 个独立 ADC 模块分配（最优方案）
- 分配逻辑：每个 ADC 模块负责 1 路电流信号 + 1 路端电压信号；
- 采样机制：
4.3 2 个独立 ADC 模块分配（兼容方案）
- 分配逻辑：
- ADC1：2 路电流信号 + 1 路端电压信号；
- ADC2：1 路电流信号 + 2 路端电压信号；
- 采样机制：与 3 个 ADC 模块一致，需确保通道采样时序无冲突，通过 DMA 批量传输避免数据丢失。
5. 关键配置补充：采样同步与触发
- 触发源：采用辅助 TIMER 作为 ADC 触发信号，TIMER 与 PWM 定时器同步，确保采样与 PWM 周期精准对齐；
- 传输方式：启用 DMA 传输 ADC 采样数据，避免 CPU 干预导致的采样延迟；
- 精度保障：ADC 分辨率建议≥12 位，采样时钟需匹配滤波参数，避免信号混叠。
HSO 功能的 ADC 采样设计核心是 “硬件选型精准 + 配置同步”：电流采样靠开尔文连接和 300KHz 滤波保证精度，端电压采样靠分压和 500Hz 滤波稳定信号，ADC 模块数量≥2 个确保同步采集。按本文参考电路和分配原则设计，可直接适配 MC SDK V6.x 的 HSO 算法，实现马达高低速稳定控制。
阅读全文
