Vivado除法器IP核中Clocks per Division的理解

欢迎各位朋友关注“郝旭帅电子设计团队”公众号，本公众号会定时更新相关技术类资料、软件等等，感兴趣的朋友可以浏览一下本公众号的其他“模块”，希望各位朋友都能在本公众号获得一些自己想要的“东西”。

本篇主要讨论Vivado除法器IP核中Clocks per Division的理解

Clocks per Division 是 Divider Generator IP 核中一个用于在吞吐量（速度）和资源消耗（面积）之间进行权衡的核心参数。它不是指延迟，而是决定了这个除法器模块的工作模式。

当选择为1时，如果流控选择 non blocking，那么接口中只会存在valid，不存在ready。

当选择为1时，如果流控选择  blocking，那么接口中会存在valid，存在ready。

当选择为2、4、8，无论流控选择blocking还是non blocking，在接口中都会存在ready。

ready信号用于反制上游数据计算。

理解 Clocks per Division，关键是抓住性能与面积的平衡。

选择“1”：代表追求极致性能，以硬件资源换取最高吞吐率，适用于设计的高速数据路径。

选择“2, 4, 8”：代表复用资源以节省面积，以部分性能换取更小的逻辑占用，适用于对速度不敏感的控制通路。

本篇内容中有部分资源来源于网络，如有侵权，请联系作者。