芯耀
与非AI
536
首先来看核心问题：什么是LDO？
一、压差的影响
低压差线性稳压器（Low Dropout Regulator，LDO）属于直流线性稳压器件，即使输入电压接近输出电压，依然可以实现稳压，也就是“低压差”特性。稳压状态下，输出电压由输入电压与压差共同决定，可参考公式。
输入5V电压接入TLV760这款LDO，芯片内部设定输出3.3V。此时输入输出压差为1.7V。电压差对应的功率会以热量形式从LDO耗散。
这是LDO最核心的特性。需要注意：上面例子里1.7V的压降，并不是LDO规格书中定义的压差。
压差，通常记作VDO，指维持稳压所需的输入电压与标称输出电压之间的最小电压差。也就是说，想要稳定输出目标电压，输入电压至少要等于标称输出电压加上LDO的最小压差，见第一个公式。
一旦输入电压低于该值，LDO将进入压差区，无法维持额定输出。此时输出电压跟随输入电压减去压差，如公式所示。
举个例子，右侧TPS799 LDO，该型号固定输出3.3V。查阅数据手册可知：输出电流200mA条件下，这款LDO最大压差指标为175mV。
假设输入电压下降至3.375V，套用前面公式，LDO进入压差工作区，输出变为3.2V，不再是3.3V。想要保证正常稳压，输入至少需要3.475V。由此可见，压差即便不是LDO最重要参数，也属于最关键参数之一。
下面介绍LDO压差由哪些因素决定。架构是决定压差的首要因素。我们对比NMOS型LDO与PMOS型LDO。
下图为典型PMOS架构LDO。反馈环路控制功率管的漏源电阻RDS。PMOS管依靠负的栅源电压VGS工作；输入电压越高，VGS负值越大，RDS越小，直接降低压差。压差和输出电流成正比；本对比中我们暂时把电流当作定值。
对于NMOS架构，反馈环路同样控制RDS，但NMOS管需要正的VGS才能工作。因此误差放大器会尝试抬高栅极电压。
当误差放大器达到输出饱和，栅极电压最高只能到输入电压Vin，无法实现超低压差。降低输出电压，可以减小压差需求。
那NMOS架构如何实现低压差？采用带偏置引脚或者内置电荷泵的架构，可以抬升误差放大器的供电电压，获得足够高的VGS，不再受输入电压限制，从而让NMOS架构LDO也拥有低压差特性。
还有其他影响LDO压差的变量。前面提到架构是主因；功率传输管（FET）的尺寸同样影响压差：功率管面积越大，压差越低。
输出电流、环境温度也会影响压差：二者升高，压差随之变大。
可见压差不是固定不变的静态值。但掌握这些影响因素，有助于根据实际工况挑选最合适的LDO，而不是增加选型难度。电路设计时，务必留意表格所列工作条件，关注输入电压波动——输入变化会直接改变LDO的稳压工作状态。
二、外围电容的影响
接下来，我们讲讲LDO外围电路设计中应该选择合适的输出电容。
首先区分两个概念：电容器与电容值。电容器是一种器件，由被绝缘介质隔开的一对导体构成，用于储存电荷。最常见的电容类型有铝电解电容、钽电容、陶瓷电容。表格里列出了每种介质的优缺点。我一般推荐陶瓷电容，因为它的电容值随工况变化小，而且成本低。
电容（电容值）指储存电荷的能力，用数值表征，如下图所示。理想情况下，电容本体标注的容值就等于它实际提供的容值。但实际器件并不理想。
电容实际容值和标称值不一致，主要有三个原因：直流偏置带来的容值衰减、温度变化带来的容值衰减、生产公差。生产公差在电容规格书中明确标注，通常为±10%~±20%。后面的实例我会按±20%计算。
造成电容容值衰减最常见的因素是施加直流偏置电压。外加直流电压会形成电场，把一部分原子偶极子固定住；被固定的偶极子无法响应交流电压，这就是容值下降的原因。
看这张曲线图可以发现，电容的尺寸和介质厚度同样会影响容值。同样电压加在更厚的介质上，电场强度更低，被固定的偶极子更少，有效容值更高。
和所有电子器件一样，电容有规定性能指标的温度等级。温度带来的容值衰减信息一般印在电容容值数字下方。
图中的电容代码表可以解读三位字符代表的含义。绝大多数LDO的结温范围为-40℃~125℃，因此我们通常推荐X5R或者X7R电容。从曲线可见：温度造成的容值衰减远小于直流偏置效应，直流偏置最多可让容值下降90%。
举一个典型LDO应用实例：3.6V电池输入，经LDO降压至1.8V给单片机供电。本例选用一颗0603封装、标称10μF的X7R陶瓷电容，所有计算都取最坏工况。
第一，考虑直流偏置衰减。查阅电容厂商提供的直流偏置特性曲线，输出电容承受1.8V直流电压，此时有效容值变为7μF。
第二，查陶瓷电容代码表计算温度衰减。后缀R代表在-55℃~125℃范围内容值最多再下降15%，容值变为5.5μF。
最后，加上前面提到的±20%生产公差。最终有效容值仅剩3.5μF。
可以看到，标称10μF的电容，在该工况下实际只有3.5μF，容值相比标称值衰减约65%。当然，不会所有最坏条件同时出现。但设计时必须掌握电容在应用场景下容值的变化范围。
三、温度的影响
低压差线性稳压器的稳压原理是调节功率传输管的等效电阻。LDO的输出功率计算公式为：Pout=Vout*Iout；LDO的输入功率计算公式为：Pin=Vin *Iin。
大家都知道，在线性稳压器中，如果忽略静态地电流，LDO的输入电流约等于输出电流。因此当输入电压与输出电压不相等时，剩余功率全部由LDO自身耗散，并转化为热量。
LDO的热性能，表征封装把芯片裸片热量传导到PCB的能力。如果封装散热能力不足，裸片温度会持续升高，芯片进入热关断保护。如果耗散热量没有妥善处理，器件会反复进入、退出热关断状态，长期下来降低器件可靠性。
主流器件手册中标注的热参数都遵循JESD51标准。采用该标准建立热模型的好处是，不同器件之间可以横向对比。
按照JESD51标准，一共定义5个热参数：结到环境热阻θJA、结到顶部外壳热阻θJCtop、结到板热阻θJB、结到外壳热特性参数ΨJT、板到外壳热特性参数ΨJB以及结到底部外壳热阻θJC(bottom)。其中最常用的是θJA，用于结合环境温度计算芯片结温。
在产品设计中使用θJA只需要两个参数：环境温度与功耗，计算时要选取最坏工况环境温度。功耗计算公式：
得到这两个参数后代入结温公式，就能算出最坏情况下的芯片结温。
虽然θJA非常实用，但它存在局限性。θJA是器件安装在标准测试PCB上测得的热性能指标，也就是说该数值只对应特定的电路板布局。即便如此，θJA依旧广泛使用，原因是环境温度是系统设计师比较容易获取的参数。
设计LDO电路时，不能简单认为板温等于环境温度。LDO本身耗散功率会让电路板升温。有几项关键因素会显著影响θJA：PCB设计布局、散热焊盘尺寸影响最大；功耗大小与环境温度对θJA几乎没有影响，因为二者不会大幅改变热量传递的路径。
前面提到，PCB布局和散热焊盘尺寸对θJA影响最大。不同封装的散热能力差异明显。SOT23这类不带板接散热焊盘的封装，散热性能最差。对比SOT23和尺寸仅1mm×1mm的X2SON封装可以看到：仅仅因为缺少散热焊盘，θJA会升高接近50℃/W。
从无散热焊盘封装过渡到QFN封装，同类型封装中散热焊盘面积越大，θJA性能越好。这一点很好理解：散热面积越大，温升越慢。
对比X2SON封装和SON封装就能看出：从1mm×1mm封装换成2mm×2mm、带有更大散热焊盘的封装，θJA大约降低70℃/W。由此可见，封装选型对系统散热影响巨大。
前面讲过，热参数高度依赖电路板布局。LDO热参数基于JEDEC高K标准板建模，该标准板包含2层信号层、2层电源层，内部两层铜箔总面积约5500平方毫米，铜厚1盎司，用来模拟常见的一层地平面、一层电源平面的应用场景。其中只有一层铜箔通过热过孔连接芯片裸片。
底层铜箔面积约1100平方毫米，铜厚2盎司，通过热过孔连接散热焊盘；顶层只有连接器件引脚的走线。提升电路板散热性能的一个方法：增加顶层地平面，并将其连接至芯片散热焊盘，同时在地平面上增加更多热过孔。
实际项目很难完全按照JEDEC标准板来设计，这里给大家几个散热设计要点。系统中周边其他器件同样会加热电路板，而JEDEC标准板上只焊接了这一颗芯片，这点必须考虑。
还有一个常见误区：脉冲负载一定能降低LDO的热压力。如果占空比过高或者脉冲持续时间过长，脉冲负载依旧会造成LDO升温，甚至触发热关断。想要避免热关断，脉冲负载的持续时间建议控制在几十毫秒级别，并且断电冷却时间要大于等于负载开启时间。
LDO布局的通用要点：尽可能把大面积铜箔连到LDO散热焊盘，相当于增大散热面积，最多可以把手册θJA降低25%；同时在LDO散热焊盘区域布置阵列热过孔，辅助芯片快速散热。
四、静态的影响
现代电子设备有一个很常见的问题：设备几乎没怎么使用，拿起来却发现电池几乎耗尽或者完全没电。如果设备只是处于待机或者休眠状态，那问题很可能来自一个不起眼但至关重要的参数——静态电流。
静态（quiescent）的含义是静止、不工作或休眠状态。因此静态电流IQ，指系统处于待机、轻载或无负载时所消耗的电流。静态电流常常和关断电流混淆：关断电流是器件被关闭，但电池仍然接在系统上时的耗电。不过在所有电池供电的产品中，这两个指标都很重要。
了解什么是静态电流之后，我们深入看看它对LDO的影响。首先需要考虑LDO在设备正常工作时的功耗，以及待机状态下的功耗。下方是LDO功耗公式：
有了LDO功耗公式，我们举个例子来看它对实际电路的影响。本例采用电池输入4.2V，LDO稳压输出1.8V，输出电流200mA，静态电流50μA。把数值代入公式，得到总功耗480.21mW。这是设备正常工作的工况。
本例采用电池输入4.2V，LDO稳压输出1.8V，输出电流200mA，静态电流50μA。把数值代入公式，得到总功耗480.21mW。这是设备正常工作的工况。
那进入待机模式后会发生什么？此时静态电流对功耗的影响会大很多。假设待机时输出电流为100μA，耗散功率变为0.45mW。在这个例子中，静态电流贡献了接近一半的功耗。
你可能会觉得这点功耗不算什么。但如果产品大部分时间都处于待机或者关断状态呢？智能手表、运动手环这类可穿戴设备，绝大多数时间都工作在这两种状态。所以LDO的静态电流，会显著决定电池续航。
另一个需要考虑的点是LDO的尺寸。从60年前体积庞大的线性稳压器，发展到如今超小型晶圆级芯片封装，技术进步巨大。这也契合电子产品小型轻量化的趋势。消费类产品里，电池通常是整机体积最大、重量最重的器件。设计师一般不愿缩小电池，因为会降低电池容量与续航。因此，在保证性能前提下，板上其他器件必须尽可能小型化。
如果不需要这么小的封装，该系列也提供1mm×1mm QFN封装以及常用的5引脚SOT23封装。这一系列既是市面上尺寸最小的LDO之一，同时静态电流极低，兼顾体积与性能。
如果设计目标是省电、延长电池寿命，使能/关断引脚也是一个简单有效的方案。智能手表、手环、手机甚至无人机都可以用这个方法提升续航。在这些消费电子产品里，无人机待机时间很短，大多只在起飞前、落地后处于空闲状态。
即便如此，无人机依然可以把飞行不需要的模块对应的LDO关断，节省电量。图像传感器就是很好的例子，只有拍照录像时才需要工作。模块关断后，电池只需要提供关断电流，该电流比LDO静态电流还要更低。
虽然电池续航很大程度取决于设备运行时的负载工况，但选用低静态电流LDO，是延长电池供电设备工作时长的简单方案。这类小型器件不只是用在消费电子，在智能电表、楼宇与工厂自动化等工业场景同样发挥重要作用。
静态电流有时会被设计师忽略，但它最终会决定设备续航差异：可能只是多工作几秒，也可能是多工作几天甚至数年。学习完静态电流的重要性之后，做功耗计算时一定要把它纳入考量。
五、电源抑制比（PSRR）的影响
开关电源会产生电压纹波，而LDO能够衰减这类纹波，这也是低压差线性稳压器最受推崇的优势之一。
什么是PSRR？PSRR表征交流分量（通常是开关电源在某一频率产生的电压扰动）从LDO输入传递到输出时的衰减程度。简单来说，它决定了输入噪声会有多少耦合到输出端。
该比值计算公式如下：
从公式可知，衰减能力越强，PSRR的dB数值越高。
我们以高层原理框图为例：DC-DC转换器会产生开关噪声，通过线路传导；同时空间辐射噪声也会耦合到输入端。沿着信号流向可以看到，LDO会抑制一部分前端噪声，同时芯片自身会引入少量内部辐射噪声。最终输出干净的直流信号，纹波极小。
下面讲解如何在实际项目中评估PSRR。本例中，12V母线经DC-DC稳压至4.3V；后端搭配高PSRR特性的TPS717 LDO，输出3.3V。选用高PSRR LDO的目的，就是让TPS717输出平坦稳定的直流电压。
DC-DC输出的4.3V母线上存在50mV纹波。LDO的PSRR指标，决定了最终残留在LDO输出端的纹波大小。
计算衰减程度，首先要确定纹波对应的频率。本例假设频率为1MHz。器件手册电气特性表一般会标注PSRR参数。本例在1MHz下PSRR为45dB。注意：该指标仅在标注测试条件下成立，条件改变，PSRR数值会随之变化。
另一种查看PSRR的方式，是查阅手册里的PSRR-频率特性曲线。这是TPS717的曲线，测试条件为输入输出压差1V。如果你的工况和测试条件一致，PSRR就是45dB。
代入公式可以算出衰减系数约等于178。也就是说，输入端50mV的纹波，经过LDO抑制后，输出纹波降低至281μV。
我们换一种工况：为了提升稳压效率，把输入输出压差降低到250mV，此时需要查看第3张曲线图。
保持其他条件不变，1MHz下PSRR下降至23dB，衰减系数变为14。原因是CMOS功率管进入三极管的线性区。换言之：当输入输出压差接近LDO压差时，PSRR性能会劣化。
请记住，压差本身也受输出电流等因素影响。输出电流越小，压差越低，有助于改善PSRR。
更换输出电容同样会影响PSRR，参考第4张图。保持输入输出压差250mV不变，将输出电容从1μF增大到10μF，1MHz下PSRR提升至42dB。
对比两条曲线能看到，曲线高频凸起段向左偏移，根源在于输出电容的阻抗特性。合理选择输出电容容量，可以针对性调整衰减特性，匹配特定开关噪声频率。
上面我们看到，调整输入输出压差、更换输出电容，可以在特定应用场景优化PSRR。当然影响PSRR的因素远不止这两个。
表格列出了其他影响因素。沿用上面例子：改变输出电容，对低频几乎无影响，但对高频作用明显；而降噪电容对高频基本无效，对低频抑制效果显著。
六、噪声的影响
简单区分：PSRR衡量稳压器对输入端噪声的衰减能力；而噪声，指的是LDO自身输出产生的噪声。所有半导体器件都固有电子噪声，噪声单位一般为μV/√Hz。
LDO本身会产生噪声。理想情况下我们希望器件无噪声，但所有电子器件都会产生噪声。仅用示波器在时域观测，很难有效评估噪声，示波器只能看到一团噪声波形，无法判断噪声会对系统带来哪些影响。
想要看清噪声对系统的影响，可以使用频谱分析仪，观测宽频范围内的噪声分布。这张曲线展示了10Hz~10MHz区间的噪声频谱，同时能看到：输出电压Vout越高，噪声越大。
相比单纯给出一个微伏有效值（μV RMS）指标，频谱图的表达方式更有工程参考价值。有效值方便横向对比，但结合输出电压的全频谱曲线，能更直观理解噪声对系统的影响。
既然噪声客观存在，并且随输出电压升高而增大，那该如何降低噪声？
第一种方案：选用低噪声LDO。选型并不简单，部分LDO虽然宣称低噪声，但几乎不提供噪声相关参数。低噪声LDO一般会配备外接NR/SS引脚，也就是降噪/软启动电容引脚。
降噪电容一般有两个作用：第一，滤除带隙基准噪声；第二，实现输出电压软启动。注意：如果LDO内置快速启动电路，降噪电容的软启动效果会变弱。该曲线以TPS7A90为例，展示增加降噪电容对噪声的改善效果。
这张图显示，当降噪电容从0增大至100nF时，输出电压上升沿从近乎瞬时跳变，变为长达15ms以上的缓慢爬升。浪涌电流可以根据LDO输出总电容以及输出电压变化速率来建模计算。
降低LDO噪声的最后一种手段：增加CFF，即前馈电容。本例可以看到，增加一颗100nF前馈电容，最多可降低45%噪声。前馈电容具备这些优势：①改善噪声性能；②加快负载瞬态响应；③正如PSRR基础视频所讲，还可以提升电源抑制比。
总结：在设计中最小化噪声的三步法
1. 选用低噪声LDO；
2. 增加降噪电容，改善中低频噪声；
3. 增加前馈电容，在全频段优化噪声，对1kHz~100kHz频段改善效果最明显。
