芯耀
与非AI
252
电磁兼容性（Electromagnetic Compatibility, EMC）是指在电磁环境中设备能够正常运行且不干扰其他设备工作的能力。它主要包括电磁敏感性（EMS）和电磁干扰（EMI）两个方面。
电磁敏感性（EMS）指系统抵抗外部电磁干扰的能力，系统对电磁环境越敏感，则EMS性能越差，其工作状态越易受影响。而电磁干扰（EMI）则是指系统对外部环境产生电磁干扰的水平，表现为沿着互联线传播的传导发射或向自由空间传播的辐射发射。
APM32系列MCU的EMS特性
在极海MCU的数据手册中，EMS测试结果体现为五个电气特性：VFESD、VEFTB、VESD(HBM)、VESD(CDM)和LU。其中：
| 符号 | 参数 | 条件 | 最大值 | 单位 |
|---|---|---|---|---|
| VFESD | 静电放电电压(人体模型) | TA=+25℃,标准:ANSI/ESDA/JEDEC JS-001-2017 | 2000 | V |
| VESD(CDM) | 静电放电电压(充电设备模型) | TA=+25℃,标准:ANSI/ESDA/JEDEC JS-002-2018 | 750 | V |
APM32系列MCU的EMI特性
当运行一个通过I/O端口控制2个LED闪烁的简单应用时，监测芯片发射的电磁场。这个发射测试符合SAEJ1752/3标准。在数据手册中，EMI有关的绝对参数会明确标注。例如，在Vco=3.3V、T.=+25℃条件下，检测频段为30-230MHz时，峰值SFMA为PASS；检测频段为130MHz-1GHz时，峰值SFMB为PASS。
优化EMC性能建议
接地和布局
良好的接地是保障系统稳定运行的重要因素。在设计PCB时，可以设置单独的电源和地层，并在信号层做铺地铜皮处理，保证地平面的完整性。建议晶振位置尽可能靠近芯片引脚放置，晶振周围不应该有功率电感等磁感应元件或对外连接器存在。
去耦和滤波
MCU的所有电源引脚都应靠近引脚放置合适的去耦电容。实际中，MCU的去耦电容通常选择10uF、100nF、10nF的瓷片电容组合使用。并联电容可以进一步降低电容的ESR，使整体的阻抗呈下降趋势，有利于去耦电容的工作频率升高。
连接器和结构
接口电路的滤波设计可以减少系统通过接口和电缆对外辐射的影响。接口保护电路的设计目标是确保电路能够承受一定程度的过电压和过电流冲击。一些设计考虑有助于提升系统的稳定性和可靠性，如：滤波和防护电路的设计应根据实际需要，遵循先防护再滤波的原则。
PCB层叠和走线
在设计四层板之前，必须明确所需的介质材料、层叠总厚度以及板上的阻抗类型。推荐四层板的层叠设计为：Top Layer、GND、POWER、Bottom Layer。建议在连接器和保护器件之间的走线宽度不要小于0.254mm，保证其载流能力。
