芯耀
扫码加入
扫码加入
扫码加入乘法器（multiplier）是一种完成两个互不相关的模拟信号相乘作用的电子器件。它可以将两个二进制数相乘，它是由更基本的加法器组成的。乘法器可以通过使用一系列计算机算数技术来实现。乘法器不仅作为乘法、除法、乘方和开方等模拟运算的主要基本单元，而且还广泛用于电子通信系统作为调制、解调、混频、鉴相和自动增益控制；另外还可用于滤波、波形形成和频率控制等场合，因此是一种用途广泛的功能电路。
乘法器（multiplier）是一种完成两个互不相关的模拟信号相乘作用的电子器件。它可以将两个二进制数相乘，它是由更基本的加法器组成的。乘法器可以通过使用一系列计算机算数技术来实现。乘法器不仅作为乘法、除法、乘方和开方等模拟运算的主要基本单元，而且还广泛用于电子通信系统作为调制、解调、混频、鉴相和自动增益控制；另外还可用于滤波、波形形成和频率控制等场合，因此是一种用途广泛的功能电路。收起
查看更多
FPGA verilog
8位有符号乘法器设计Verilog代码Quartus仿真
FPGA 仿真
32位booth算法有符号乘法器设计VHDL代码modelsim仿真
FPGA verilog
32 位带符号、无符号乘法器设计Verilog代码VIVADO仿真
FPGA verilog
4x4矩阵乘法器设计Verilog代码VIVADO仿真
FPGA verilog
16位原码乘法器设计Verilog代码Quartus AC101-EDA开发板
FPGA Quartus
位宽可配的N位乘法器设计VHDL代码Quartus仿真
FPGA verilog
16位乘法器及加法器设计Verilog代码Quartus仿真
FPGA verilog
16位乘法器设计Verilog代码VIVADO仿真
FPGA verilog
矩阵乘法器设计Verilog代码VIVADO仿真
FPGA Quartus
使用原理图的方式实现4位有符号阵列乘法器Quartus仿真
FPGA verilog
任意位宽Booth乘法器设计Verilog代码VIVADO仿真
FPGA verilog
基于FPGA的4位循环移位相加乘法器Verilog代码Quartus仿真
FPGA verilog
基于FPGA的调用IP核实现16位乘法器Verilog代码Quartus仿真
FPGA verilog
基于FPGA的8位移位相加乘法器Verilog代码Quartus仿真
FPGA Quartus
基于FPGA的任意位宽乘法器VHDL代码Quartus仿真
FPGA verilog
基于FPGA的8位booth乘法器Verilog代码Quartus仿真
FPGA verilog
基于FPGA的32x8乘法器组成64位乘法器Verilog代码Quartus仿真
FPGA verilog
调用FPGA乘法器Verilog代码Quartus仿真
FPGA verilog
基于FPGA的5位（有符号位）定点整数的原码乘法器Verilog代码Quartus仿真
FPGA verilog
基于FPGA的使用booth、移位、并行算法实现乘法器Verilog代码Quartus仿真
FPGA Quartus
基于FPGA的3位二进制的乘法器VHDL代码Quartus 开发板
FPGA verilog
基于FPGA的16bit乘法器组成64bit算术乘法器Verilog代码Quartus仿真
FPGA verilog
基于FPGA的64bits算术乘法器设计Verilog代码Quartus仿真
FPGA verilog
基于FPGA的4x4补码阵列乘法器Verilog代码Quartus仿真
FPGA verilog
基于FPGA的64bit算术乘法器设计Verilog代码Quartus仿真
FPGA verilog
基于FPGA的8位阵列乘法器Verilog代码Quartus仿真
FPGA verilog
基于FPGA的8位有符号乘法器设计Verilog代码Quartus仿真
FPGA verilog
4位乘法器和模式可控移位寄存器设计Verilog代码Quartus仿真
FPGA 数码管
8位二进制硬件乘加器VHDL代码 DE0开发板KX-CDS-CV5实验箱
multisim 乘法器
基于multisim仿真的AM调幅混频乘法器发射机设计（仿真图、设计说明、论文）
© 2010 - 2026 苏州灵动帧格网络科技有限公司 版权所有
ICP经营许可证 苏B2-20140176 | 苏ICP备14012660号-6 | 苏公网安备 32059002001874号
扫码关注
扫码加入
电子硬件助手
元器件查询
