芯片设计

• AI硬件的三季报，开始出现真正的分水岭

  AI硬件三季报显示产业链业绩显著分化：景旺电子、香农芯创、星宸科技、澜起科技分别受益于高性能PCB、存储涨价、端侧芯片和内存互连升级，利润高增；紫光国微因销量与结构变化下滑。后续需关注产品竞争力、价格周期、现金流、资本投入及估值预期。

  阿尔法工场

  151

  10/28 20:33

  芯片设计 AI硬件
• 芯片设计迈入“Agent时代”，华大九天EDA的破局之道

  当芯片设计日益复杂、设计周期一再压缩、PPA 指标不断抬高，传统 EDA 工具正遭遇前所未有的考验，从辅助工具进化为自主智能体（Agent）是大势所趋。在这样的背景下，2026华大九天生态伙伴及用户大会（HUG 2026）以 "智能驱动・共建 EDA 芯生态" 为主题召开，集中展示华大九天在前沿创新与关键技术方面的最新成果。 北京华大九天科技股份有限公司董事长刘伟平表示：“华大九天的使命是为我国集

  与非网编辑

  191

  10/27 10:59

  eda 芯片设计

  
• A股芯片设计公司城市地图：19座城市，谁在真正造芯？

  2025年中国芯片设计业销售额达8357亿元，长三角占据近半，上海、深圳、北京构成第一梯队。城市选择决定可接触的工艺、客户与赛道上限：上海全链条岗位多，深圳贴近终端，北京AI与特种芯片强，成都、武汉等中西部增速快、性价比高。求职需平衡薪资、产业匹配与制造半径。

  芯链团

  1186

  10/20 09:43

  芯片设计 芯片公司

  
• 一次流片成功如何做到？解密灿芯半导体芯片定制的硬核底座

  AI芯片设计正面临复杂度、内存墙、功耗墙与供应链安全挑战。端侧AI和国产替代带来增长机遇。灿芯半导体以自研YOU系列IP、YouSiP硅平台和IP+ASIC协同，提供一站式定制芯片服务，帮助客户降低流片风险、缩短开发周期，面向端侧、音频、视觉及车规等场景实现高效落地。

  芯师爷

  172

  10/15 15:52

  芯片设计 灿芯半导体

  
• AI 加持芯片设计：人机协同共绘未来

  01.EDA产业迎来智能化拐点 过去两年间，半导体行业最不缺的就是关于AI的讨论。从ChatGPT引爆生成式AI热潮，到英伟达GPU成为“硬通货”，AI对产业的冲击已从概念走向现实。但如果要问，在漫长的芯片产业链上，哪一个环节最接近AI变革的“震中”，答案不是制造，不是封测，也不是系统集成——而是EDA。 EDA是芯片设计的处理管道。它一端承接设计者的构想，另一端输出可供制造的物理版图，在功能验证

  西门子EDA

  347

  10/15 14:44

  AI eda

  
• 思尔芯与亚科鸿禹签署合并重组协议，合力打造数字前端EDA平台

  上海思尔芯技术股份有限公司（“思尔芯”）宣布，公司已与无锡亚科鸿禹电子有限公司（“亚科鸿禹”）签署合并重组协议。 交易完成后，两家公司将合并为一家EDA平台公司，同时将引入新增资金数亿元。这笔资金将为合并后的公司提供长周期的资金保障，重点投向高端验证与仿真方向的研发攻坚、工程团队扩充与客户支持体系建设，并支持公司在产品迭代与商业化推广上加速推进。同时华大九天、大湾区基金、央企战略性新兴产业发展基金

  与非网编辑

  256

  10/14 16:35

  eda 芯片设计
• 晶圆代工涨价潮蔓延：从成熟制程到先进制程，芯片设计公司承压

  受成本、供需与地缘政治叠加影响，PMIC、驱动IC、MCU供应商酝酿2026底至2027初二轮涨价，最高两位数；台积电2nm拟再涨6%-8%，中芯国际产能利用率近94%。代工厂受益，设计公司承压，客户抢单但警惕囤货，涨价或成新常态。

  旺材芯片

  1144

  10/09 16:56

  芯片设计 晶圆代工
• 芯片设计工程师Shell学习指南：csh/tcsh、bash、Makefile、Tcl 怎么学

  面向IC工程师：csh只需能读能改，别追求精通；新脚本优先bash，Makefile/Tcl管流程，Python处理复杂逻辑，Perl按需维护。学习顺序：命令行基础→csh生存→bash健壮→Makefile/Tcl→Python。避免重写遗留csh流程，保持团队一致。

  陈锋

  401

  10/08 15:28

  芯片设计 shell
• 芯片赛道淘汰赛：上市不是终点，品牌信任才是未上市芯片企业的护城河

  国内芯片设计竞争加剧，WiFi FEM市场未来或仅剩少数厂商。三伍微认为上市公司能解决资金与品牌问题，未上市芯片公司也须通过市场盈利建立信任。公司聚焦大中小品牌客户，坚持性能、品质与交付优先，放弃低毛利白牌路线；重点布局IOT射频前端及路由器WiFi FEM，推进WiFi8研发，打造盈利且有品牌价值的芯片公司。

  钟林谈芯

  459

  09/29 11:05

  芯片设计 芯片公司

  
• AI+3D IC加速融合，产业链能否继续各自为战？

  AI算力需求持续增长，芯片性能提升愈发依赖计算、存储、互连与封装的系统协同。Chiplet架构与2.5D/3D集成技术相结合，通过灵活组合不同功能、不同工艺节点的芯粒，并借助高密度互连，为提升芯片系统性能与能效提供了重要路径。 随着集成复杂度提高，3D IC设计需要同时权衡性能、功耗、散热、可靠性等多重约束，设计空间和验证难度也随之增加。 AI可辅助设计空间探索、参数优化与方案评估，加快复杂设计的

  与非网编辑

  336

  09/23 17:08

  芯片设计 AI算力

  
• 从一颗芯片到一套积木：芯粒如何重构芯片设计

  单片SoC虽集成度高，但受工艺、良率、IP复用和宽禁带/光子集成等限制。Chiplet将不同工艺芯粒在单一封装中组合，提高良率与灵活性，降低成本和认证难度。UCIe解决高速互连，2.5D/3D封装各有散热、成本与性能权衡，助力复杂系统发展。

  贸泽

  724

  09/17 15:51

  芯片设计 芯粒
• 年度IC盛会开启报名！近400家企业齐聚ICCAD-Expo 2026，一站看全产业新趋势！

  2026年11月19-20日，“2026集成电路发展论坛（北京）暨三十二届集成电路设计业展览会”（ICCAD-Expo 2026）将在北京·亦庄 - 北人亦创国际会展中心隆重举行。 本届ICCAD-Expo规模空前，1场高峰论坛+9场主题分论坛，从IC设计到先进封装，从EDA工具链到地方产业生态全涵盖。同期举办第32届集成电路设计业展览，在20000㎡的展馆集聚近400家EDA、IP、设计服务、制

  与非网编辑

  486

  09/17 11:27

  半导体 集成电路

  
• 芯片知识科普：第3章 芯片设计流程：从想法到图纸

  本文科普芯片设计全流程：芯片不像软件可“先发布再修”，须在流片前把错误找全。流程涵盖需求、架构、RTL、验证、综合、布局布线、版图与流片测试，依托五层抽象、Verilog和EDA，验证占约七成时间。最终交付GDSII版图，并介绍流片成本、fabless/Foundry/IDM及SoC/IP复用模式。

  半导体综研

  1808

  09/15 15:41

  芯片设计

  
• 匠芯创2027届校园招聘正式启动

  匠芯创ArtInchip

  419

  09/07 14:39

  集成电路 RISC-V
• HBC、NVHBM、zHBM、HBF……为何半导体厂商集体对HBM修修补补？

  HBC、NVHBM、zHBM、HBF……近期，高通、英伟达等头部芯片设计厂商（Fabless）与三星、SK海力士、闪迪等存储原厂持续“输出”新的存储概念。乍一看，它们的名称似乎都与HBM存在着若隐若现的关联，事实上也确实如此——它们的出现源于半导体厂商对于内存的一种“集体焦虑”：在智能体、大模型引领的计算变局中，HBM作为当前主流的内存方案，正在面临越来越大的缓存容量和token成本压力。产业链上下游的企业正在以各自的方式探索破局之道。

  中国电子报

  640

  09/07 13:00

  芯片设计 HBM

  
• 不仅服务机器也“为人体定制”，国产智能光子引擎技术开辟应用新边界

  近年来，作为关键光源器件的垂直腔面发射激光器（VCSEL），正逐步演进为智能时代重要的底层光子技术，它承担起帮助机器感知世界的重要作用。与此同时，它也开始跨越“为机器服务”的范畴，让光能够适配人体差异化、动态变化的现实需求，变为“可定制”。9月4日，一套名为VIPE（VCSEL智能光子引擎）的芯片级技术平台在合肥正式对外发布。这套整合光子芯片、光学设计、传感与控制算法的芯片级底层光子系统，依托国产

  与非网编辑

  5430

  09/04 17:53

  led 芯片设计

  
• 晶圆代工业，集体涨涨涨！

  AI需求激增引发晶圆代工行业涨价潮，先进与成熟制程均受影响。三星、台积电等大厂上调价格，涨幅最高达25%。英特尔凭借先进封装技术和订单优势成为替代选项。国内晶圆厂也开始调整价格，中芯国际等表现亮眼。成熟制程涨价源于产能转移和配套需求增加。芯片设计公司面临成本上升压力，短期内难见降价机会。

  半导体产业纵横

  1753

  09/04 14:35

  芯片设计 晶圆代工

  
• 芯片设计常说的ESD是什么？如何判断芯片被ESD(静电放电)损坏?

  ESD静电放电是集成电路设计中的重要隐患，可通过在芯片引脚和电源引脚附近设计专门的ESD防护电路来防范。在模拟版图设计中，需要考虑器件布局贴近Pad、低阻抗布线、均匀导通设计、隔离与保护环等因素，以实现最佳的ESD防护效果。此外，版图设计还需严格遵循代工厂的ESD设计规则，并进行专业仿真验证，以确保ESD结构在静电冲击下的正常工作。

  芯火平台

  1917

  09/02 21:59

  芯片设计 ESD
• 20岁辍学生用AI两周造芯，性能超英伟达Orin，获1.6亿融资

  Architect Labs，一家由两位20岁左右辍学生创立的初创公司，在两周内利用人工智能设计并验证了一款名为“Redwood”的芯片。这款芯片能在AMD Versal FPGA上运行Meta的Llama和Alibaba的Qwen等AI模型，预计推理吞吐量比英伟达Jetson Orin Nano高1.75倍，且功耗仅为后者的一半。尽管存在潜在风险，如AI可能犯错，但Architect Labs相信其AI系统具备自检能力，能够有效防止此类问题。公司已获得2400万美元种子融资，并计划将Redwood送交台积电生产，以推动芯片设计向“无设计”时代的转变。

  芯智讯

  1139

  09/01 07:13

  AI 芯片设计
• AI驱动芯片设计变革 CadenceLIVE中国用户大会释放哪些信号？

  产业变革前夜：从系统应用倒逼EDA重构 过去一年，全球科技产业最深刻的变化发生在物理世界与数字智能的交汇处。从具身智能的快速迭代、无人驾驶的城市级落地，到各类机器人开始进入工业与家庭场景，人工智能正以前所未有的速度从虚拟空间向物理世界延伸。 这场变革并非单点突破，而是一条自下而上、层层传导的技术链条。处在最前端的系统应用——无论是需要实时感知与决策的自动驾驶汽车，还是要求高度自主执行能力的工业机器

  高扬

  2008

  08/28 14:24

  AI eda

  

正在努力加载...