芯片设计

• 芯片物理设计中memory沟道预留宽度计算方法

  在芯片数字后端物理设计中，Memory阵列间布线沟道宽度是Floorplan阶段的核心难题，需综合考虑布线需求、工艺规则、电源完整性、信号质量等因素进行优化。沟道宽度设计的核心逻辑为按需预留、余量兜底、规则合规，计算公式为：Channel Width = (有效待布线引脚数 / 可用垂直布线层数 / Track利用率) × 金属层Pitch + 冗余布线间距。设计还需匹配金属层特性，并满足DRC合规性、工艺DFM要求及供电完整性。完整设计流程应采用“预估算-布局验证-迭代优化”模式，以实现布线、时序、功耗、面积的最优平衡。

  志芯

  286

  19小时前

  芯片设计 布局布线

  
• IC面试知识系列篇：数字芯片流程

  本文介绍了数字IC面试知识系列篇——数字芯片流程，涵盖了需求分析、功能架构设计、RTL编码、功能仿真验证、逻辑综合、STA静态时序分析、形式验证、后端流程等内容，并简述了整个芯片设计过程，从需求分析到物理版图验证再到晶圆制作。

  芯之路

  213

  19小时前

  芯片设计 数字芯片

  
• 从“画图工具”到“超级智能体”：芯片设计正经历一场百年一遇的变革

  本文探讨了EDA技术在半导体行业的最新进展，特别是EDA 4.0时代的到来及其对设计流程的影响。文章介绍了Synopsys、Cadence、Siemens EDA、华大九天、芯和半导体、硅芯科技等EDA厂商在人工智能驱动的自动化工具方面的创新，如AgentEngineer、ChipStack和Fuse EDA AI平台。同时，文章讨论了先进封装技术和芯片设计瀑布流方法论的重要性，强调了PPACt指标在芯片设计中的作用。最后，文章展望了AI在芯片设计中的潜在影响，提出了未来芯片设计的新方向。

  半导体产业研究

  550

  05/29 13:32

  芯片设计 智能体

  
• 券商评“韬定律”：EDA、晶圆代工、制造设备三个环节受影响最大

  华为提出的“韬定律”引发产业界热议，该定律强调在摩尔定律极限的情况下，通过压缩信号传播时延作为芯片优化的核心指标。其影响主要体现在芯片设计、晶圆代工和制造设备三个方面：芯片设计转向3D，EDA工具链重构；晶圆代工通过逻辑折叠提升效能，市场需求扩大；制造设备需升级到更高精度，满足复杂工艺要求。境内企业对此较为积极，而境外企业因技术难度大和配套要求高而持谨慎态度。

  中国电子报

  694

  05/28 14:27

  eda 芯片设计

  
• 芯片设计：同步预取FIFO代码

  在芯片设计中，FIFO（先进先出队列）是一个非常经典且重要的模块，主要用来存储数据、跨时钟域同步、打拍等。FIFO内部的数据存储结构可以使用寄存器（ff触发器）或者SRAM来搭建。

  芯片架构笔记

  255

  05/28 13:17

  芯片设计 fifo

  
• 四张图认识芯片行业：从芯片设计到应用的全产业链

  芯火平台

  441

  05/27 11:29

  芯片设计 芯片行业
• 芯片工程师的工作，也被AI威胁了

  Verkor的AI芯片设计智能体系统Design Conductor仅凭219个英文单词的需求描述，在12小时内生成了一份可供流片的7nm GDSII版图，无需人工干预。该系统通过多个AI子系统协同工作，实现了从需求到版图的设计全过程自动化。尽管目前仍存在一些局限性，如AI有时会做出非最优选择，但这一突破标志着芯片设计正逐渐向“设定目标、审查决策”的脑力业转变，有望大幅缩短定制芯片的研发周期。

  步日欣

  1138

  05/26 10:18

  芯片设计 芯片工程师

  
• 多智能体协同考验EDA企业，将加速产业整合

  芯片设计行业正全面迈向AI化，EDA产业也在尝试引入智能体进入设计工作流。智能体的发展不仅改变了芯片设计的方式，还可能加速EDA产业的整合重组。目前，智能体处于从单点渗透到多智能体协同发展的过程中，未来有望实现全流程自动化。

  中国电子报

  395

  05/22 17:40

  eda 芯片设计

  
• 定制IP如何赋能新兴产业增长，并推动半导体创新实现下一次飞跃

  在芯片设计行业中，IP核（IP Core）或称硅IP、半导体IP或设计IP是指预先设计的、经充分验证和可重复使用的电路单元的源代码或者功能块（或称内核），芯片设计公司从IP提供商购买相关IP产品后，由设计师将其集成在整个芯片设计中，从而可以大幅度缩短设计周期并降低设计风险。验证IP（Verification IP，又称VIP）是一种预打包的、可重复使用的代码组件集合，专门用于验证系统级芯片（SoC

  与非网编辑

  384

  05/07 10:01

  半导体 SoC

  
• 【Andes晶心科技诚挚邀请】RISC-V Now!北京、上海深入剖析RISC-V应用与产业实战分享

  【诚挚邀请您一同认识、深度剖析RISC-V】 不论你对于RISC-V熟不熟悉，随着 AI 运算、功耗限制与成本压力重塑芯片设计市场，RISC-V已成为企业重新评估处理器策略的核心。全球RISC-V处理器核心领导供货商晶心科技将于2026年5月12日在北京丽亭华苑酒店、5月14日上海博雅酒店，举办「RISC-V Now! by Andes」研讨会。本次活动打破传统架构论坛的框架，不只谈RISC-V

  与非网编辑

  605

  05/06 16:29

  RISC-V 芯片设计

  
• 从芯片到系统，Multyphysics Fusion重构工程流程

  新思科技收购Ansys后发布的Multiphysics Fusion技术，整合了其领先的芯片设计工具与Ansys的签核分析能力，旨在提高功耗、性能和面积（PPA）表现，加快设计速度并降低成本。该技术适用于增强型多物理场设计能力、面向制造的更高精度多物理场签核、面向高速设计和3DIC Multi-Die系统的模拟能力扩展等领域，特别针对7纳米以下先进工艺带来的多物理场效应，提供电压降感知和热分析，助力工程团队应对复杂设计挑战。

  新思科技

  240

  04/29 08:05

  芯片设计
• 为什么先进封装会突然从“幕后工艺”走到产业舞台中央？

  先进封装因AI需求突显其重要性，成为系统创新的关键。随着摩尔定律放缓，芯片设计转向分解成多个chiplet并通过先进封装集成，以解决单芯片带来的成本和性能瓶颈。HBM的使用依赖于先进封装，使其成为AI芯片不可或缺的部分。封装不仅是物理连接，还承担着系统架构的功能，涉及逻辑与存储器协同布局、功耗路径优化等。先进封装已成为新的利润池和战略高地，影响AI芯片出货节奏、数据中心GPU供给等多个方面。封装能力的集中导致算力权力进一步集中，国家竞争扩展至封装领域。未来，封装将成为决定算力密度、能效、带宽和成本的核心战场，掌握先进封装即掌握了AI时代硬件文明的组装权。

  老虎说芯

  1252

  04/28 19:24

  芯片设计 先进封装
• 创新不止，创芯不已：第六届ICDIA创芯展8月南京盛大启幕！

  当前，全球半导体产业正经历新一轮格局重塑。据IDC预测，在人工智能与高性能计算的强劲驱动下，2026年全球半导体市场规模将攀升至8890亿美元，年增长率达11%，加速迈向万亿美元里程碑。2025年中国芯片设计产业销售额预计突破1180.4亿美元，有831家企业的销售额超过1亿元，比2024年增加100家，同比增长29.4%，产业活力与韧性持续显现。 随着AI算力井喷式增长正加速芯片技术的代际跃迁，

  与非网编辑

  925

  04/21 10:56

  人工智能 半导体产业

  
• IC入行首选芯片设计！看完你就懂了！

  芯片行业人才需求激增，高薪资吸引众多求职者。芯片设计岗位因其稳定的工作环境、较高的职业发展潜力和薪资水平成为首选。制造和封测岗位则因工作环境苛刻、地域限制较大而次之。

  芯火平台

  2299

  04/20 13:11

  芯片设计
• 西门子携手 NVIDIA，将 AI 芯片验证加速至万亿周期级

  西门子与 NVIDIA 密切合作，使西门子 Veloce™ proFPGA CS 硬件辅助验证与确认系统，能够支持芯片设计工程师与系统架构师在首轮流片前，运行并采集数万亿次验证时钟周期，从而实现更优的设计迭代。 作为双方长期战略合作的重要成果，NVIDIA 与西门子携手攻克了此前行业难以实现的技术目标，依托西门子 Veloce proFPGA CS 可扩展、优化的硬件架构，结合 NVIDIA 高性

  与非网编辑

  521

  04/13 07:18

  NVIDIA 芯片设计
• 布局布线各阶段出现时序gap的原因？

  在芯片设计过程中，不同阶段的时序模型差异会导致时序gap。主要因素包括：Place → CTS：理想时钟假设 vs 实际时钟树引入额外延迟；时序模型从严。CTS → Route：虚拟布线 vs 实际布线增加真实RC；拥塞、DRC、SI影响；时序分析更全面。少数情况：CTS/Route工具优化有效，实际RC优于估计。

  志芯

  940

  04/09 11:21

  芯片设计 PCB布局布线
• AI赋能EDA全流程升级：新思科技推动“自主设计”加速落地

  AI 正推动芯片设计全流程变革，从设计到验证，再到多物理场分析，生成式 AI 和 Agentic AI 的引入显著缩短了研发周期，并提升了设计效率。新思科技通过领域专用模型实现了高度专业化，使 AI 在复杂数学求解、认知推理和内容生成中达到工程可用水平。预计未来，AI 将成为开发者的重要工具，助力芯片创新步入更快、更强、更智能的新时代。

  新思科技

  399

  04/03 07:51

  AI 芯片设计

  
• AI重构芯片设计流程：从辅助工具迈向自主智能体

  芯片设计历来是一个漫长而艰辛的过程，需要多次迭代和重新流片，既繁琐又低效。开发者不仅要应对复杂的设计流程和手动操作（往往是重复性的工作），还需要历经数年才能积累必要的领域专业知识。据估计，初级开发者约 40% 的时间都消耗在查找信息、查阅文档，或向同事和上级请教指点上。

  新思科技

  1330

  04/02 08:35

  芯片设计 智能体

  
• 东方晶源亮相SEMICON China 2026：软硬件全面突破筑牢产业高质量发展根基

  2026年3月25日—27日，半导体行业盛会SEMICON China 2026在上海新国际博览中心盛大启幕。展会汇聚产业链上下游企业与技术专家，聚焦AI智能应用、汽车芯片、先进封装等产业热点，成为全球半导体技术创新与产业合作的重要平台。东方晶源重磅参展，携电子束量检测系列硬件产品与AI赋能的EDA软件平台惊艳亮相，全面展示在电子束量检测、计算光刻、良率管理等领域的最新技术成果与解决方案，以软硬件

  与非网编辑

  1586

  04/01 16:52

  半导体行业 eda

  
• 香港RISC-V联盟正式成立，建立国际交流门户与场景应用枢纽

  近日，上海赛昉半导体科技有限公司（赛昉科技）联同多间产业领航企业及机构今日共同宣布，香港RISC-V联盟（Hong Kong RISC-V Alliance，简称HKRVA，下称“联盟”） 正式成立。在这个基础上，联盟在下一阶段将积极邀请并联合其他持分者参与推进联盟的发展，共同建设RISC-V生态圈，达致多方共赢。 联盟以香港为核心支点，旨在打造一个开放、协同、国际化的RISC-V产业合作平台。联

  与非网编辑

  505

  03/31 12:47

  RISC-V 芯片设计

  

正在努力加载...