芯片设计

• 芯片物理设计中的double pattern

  双图案（DP）是一种用于突破光刻衍射极限的工艺，广泛应用于28nm至6nm的底层金属与Poly层。DP主要有LELE和SADP两种类型，其中LELE适用于复杂二维金属图形，而SADP则适用于一维规则线条。DP的核心在于着色（Coloring），即根据最小拆分间距决定是否需要分配至不同掩模版。偶数环（Odd Cycle）是最致命的DRC违例，通常通过拉大间距、插入Stitch缝合或精简走线来修复。

  志芯

  402

  07/13 14:02

  芯片设计

  
• 独家丨把芯片设计交给AI，上海AI Lab李林阳创业获数千万元首轮融资

  国内创企Novasilicon（芯星元）完成首轮融资，由五源资本独家投资数千万元。该公司认为AI不再是工具，而是从大模型出发重新思考芯片设计。Novasilicon的目标是服务包括大模型企业、智能机器人公司、云计算服务商、消费电子等有增量自研芯片需求的公司。公司计划于年内推出标准化后端设计产品，进一步验证从工程服务走向产品化的发展路径。

  雷峰网

  789

  07/10 20:06

  芯片设计
• 2027届秋招 · 半导体&硬科技企业全景总表

  芯片设计、制造、AI、机器人、智能汽车等领域共22家企业招聘信息汇总。涵盖长鑫存储、格见半导体、东芯半导体等知名企业，提供多种岗位如数字电路设计、模拟电路设计、IC验证等。职位要求从本科学历到硕士学历均有，部分岗位有实习机会，并且截止日期集中在7月至8月之间。

  芯链团

  1475

  07/09 11:03

  芯片设计 数字电路设计

  
• 华为这次没说“几纳米”，但芯片圈开始算另一种效率

  这几年手机发布会越来越喜欢说：“首发3纳米”“开启2纳米时代”。仿佛数字越小，芯片就一定越强。过去二十多年，这句话确实成立。 芯片性能不断提升，很大程度上就是因为晶体管越做越小。同样大小的一块芯片，可以塞进更多晶体管，计算能力自然越来越强。 但到今天，这条路开始变难。先进制程越来越昂贵，研发成本越来越高，每向前迈一步，都要投入巨额资金。于是，整个半导体行业都在思考一个问题：如果不能一直把晶体管做得

  SJK晶科鑫

  436

  07/08 16:35

  芯片设计 先进制程
• 142亿！腾讯投的芯片独角兽要IPO了，拟募资30亿

  云豹智能，一家领先的DPU芯片设计企业，于2020年成立，专注于数据处理器（DPU）的设计与开发。公司已实现400Gbps高性能全功能DPU芯片技术突破，并在国内市场排名第一。2025年，公司营收达到3.70亿元，同比增长超900%。此次IPO计划融资30.35亿元，主要用于新一代DPU的研发及产业化项目。

  芯东西

  545

  07/05 15:31

  芯片设计 DPU
• 半导体产业中的核心工序和材料

  芯片产业分为芯片设计、晶圆制造和封装测试三个核心工艺段。芯片设计涉及逻辑设计和物理设计；晶圆制造包括晶圆制备、氧化、光刻、刻蚀、薄膜沉积、离子注入和金属化等工序；封装测试则包含晶圆测试、晶圆减薄与切割、芯片封装和成品测试。其中，芯片设计依赖于EDA软件，晶圆制造由多家国际大厂主导，封装测试则需要精密的设备和技术。

  芯片工艺技术

  1142

  06/24 23:52

  芯片设计 晶圆制造
• 灿芯半导体推出40nm 16-bit 4Msps高性能SAR ADC IP，赋能工业与车载核心场景

  一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司（灿芯股份，688691）宣布其在模拟IP领域再添成果——公司自研40nm 16-bit 4Msps高性能SAR ADC IP已顺利完成流片及通过全功能、全性能严苛测试，并授权给多个客户使用。 该IP凭借优异的静动态特性与高灵活性，为工业控制、高端仪器仪表、汽车电子等核心领域芯片国产化提供了成熟、可量产的优质解决方案，且已在相关场景实时数

  与非网编辑

  620

  06/23 14:14

  芯片设计 灿芯半导体
• PCIe 6.0一致性测试迈入新阶段，泰克测试方案获PCI-SIG官方认证

  在近期 PCI-SIG 开发者大会上，协会正式宣布，将于 7 月举办的合规研讨会上正式启动 PCIe 6.0 一致性认证项目。历经数年标准打磨、测试方法核验以及前期试点验证后，PCIe 6.0 全面迈入官方合规认证阶段。 与此同时，泰克成为 PCIe 6.0 CEM 合规测试官方认可方案提供商（Approved Test Solution Provider），其 PCIe 6.0 合规测试套件斩获

  与非网编辑

  522

  06/22 16:13

  芯片设计 泰克

  
• 蓝箭电子3.36亿杀入芯片设计：封测厂往上走，难点到底在哪？

  做硬件的都知道，封测在芯片产业链里一直是偏下游的环节。设计做完、晶圆流片回来，最后才轮到封装测试。利润不高，议价能力也弱，更多时候就是按单交付的角色。 蓝箭电子这次花3.36亿元收购成都芯翼60%股权，本质上不是简单扩业务，而是往芯片设计往前走了一步。行业更敏感的点其实是：封测厂开始往上游挤了。 1. 以前链条很清楚，现在开始互相渗透 以前这条链是分开的。设计归设计，晶圆归晶圆，封测归封测。每一段

  SJK晶科鑫

  538

  06/13 10:48

  芯片设计 封测
• 芯片公司介绍·求职内参｜中兴微电子

  中兴微电子成立于2003年，是中国领先的通信IC设计公司，采用Fabless模式专注于芯片设计。经过近30年的发展，公司拥有超过130款商用芯片，覆盖通信、算力和终端等领域，并在全球多个国家和地区开展业务。中兴微电子凭借7nm 5G基带芯片、定海DPU芯片和撼域M1车规芯片等核心技术，实现了从通信设备到ICT全领域芯片方案商的转变。公司拥有强大的技术实力和丰富的芯片项目经验，为客户提供高质量的产品和服务。

  芯链团

  4958

  06/09 13:45

  芯片设计 中兴微电子

  
• Cadence 携手 NVIDIA 发布业界首款具备全自主芯片设计能力的虚拟工程师

  Level-5 ChipStack AI Super Agent 框架与 NVIDIA OpenShell 运行环境携手推动代理式 AI 在半导体开发中的安全落地 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出业界首款具备全自主能力的AI虚拟工程师，将 ChipStack™ AI Super Agent 提升至 Level-5 自主水平。全新的智能体能力基于 Caden

  与非网编辑

  706

  06/08 10:32

  AI 芯片设计
• 芯片物理设计中memory沟道预留宽度计算方法

  在芯片数字后端物理设计中，Memory阵列间布线沟道宽度是Floorplan阶段的核心难题，需综合考虑布线需求、工艺规则、电源完整性、信号质量等因素进行优化。沟道宽度设计的核心逻辑为按需预留、余量兜底、规则合规，计算公式为：Channel Width = (有效待布线引脚数 / 可用垂直布线层数 / Track利用率) × 金属层Pitch + 冗余布线间距。设计还需匹配金属层特性，并满足DRC合规性、工艺DFM要求及供电完整性。完整设计流程应采用“预估算-布局验证-迭代优化”模式，以实现布线、时序、功耗、面积的最优平衡。

  志芯

  1080

  06/01 11:35

  芯片设计 布局布线

  
• IC面试知识系列篇：数字芯片流程

  本文介绍了数字IC面试知识系列篇——数字芯片流程，涵盖了需求分析、功能架构设计、RTL编码、功能仿真验证、逻辑综合、STA静态时序分析、形式验证、后端流程等内容，并简述了整个芯片设计过程，从需求分析到物理版图验证再到晶圆制作。

  芯之路

  941

  06/01 11:29

  芯片设计 数字芯片

  
• 从“画图工具”到“超级智能体”：芯片设计正经历一场百年一遇的变革

  本文探讨了EDA技术在半导体行业的最新进展，特别是EDA 4.0时代的到来及其对设计流程的影响。文章介绍了Synopsys、Cadence、Siemens EDA、华大九天、芯和半导体、硅芯科技等EDA厂商在人工智能驱动的自动化工具方面的创新，如AgentEngineer、ChipStack和Fuse EDA AI平台。同时，文章讨论了先进封装技术和芯片设计瀑布流方法论的重要性，强调了PPACt指标在芯片设计中的作用。最后，文章展望了AI在芯片设计中的潜在影响，提出了未来芯片设计的新方向。

  半导体产业研究

  1761

  05/29 13:32

  芯片设计 智能体

  
• 券商评“韬定律”：EDA、晶圆代工、制造设备三个环节受影响最大

  华为提出的“韬定律”引发产业界热议，该定律强调在摩尔定律极限的情况下，通过压缩信号传播时延作为芯片优化的核心指标。其影响主要体现在芯片设计、晶圆代工和制造设备三个方面：芯片设计转向3D，EDA工具链重构；晶圆代工通过逻辑折叠提升效能，市场需求扩大；制造设备需升级到更高精度，满足复杂工艺要求。境内企业对此较为积极，而境外企业因技术难度大和配套要求高而持谨慎态度。

  中国电子报

  1229

  05/28 14:27

  eda 芯片设计

  
• 芯片设计：同步预取FIFO代码

  在芯片设计中，FIFO（先进先出队列）是一个非常经典且重要的模块，主要用来存储数据、跨时钟域同步、打拍等。FIFO内部的数据存储结构可以使用寄存器（ff触发器）或者SRAM来搭建。

  芯片架构笔记

  824

  05/28 13:17

  芯片设计 fifo

  
• 四张图认识芯片行业：从芯片设计到应用的全产业链

  芯火平台

  805

  05/27 11:29

  芯片设计 芯片行业
• 芯片工程师的工作，也被AI威胁了

  Verkor的AI芯片设计智能体系统Design Conductor仅凭219个英文单词的需求描述，在12小时内生成了一份可供流片的7nm GDSII版图，无需人工干预。该系统通过多个AI子系统协同工作，实现了从需求到版图的设计全过程自动化。尽管目前仍存在一些局限性，如AI有时会做出非最优选择，但这一突破标志着芯片设计正逐渐向“设定目标、审查决策”的脑力业转变，有望大幅缩短定制芯片的研发周期。

  步日欣

  1253

  05/26 10:18

  芯片设计 芯片工程师

  
• 多智能体协同考验EDA企业，将加速产业整合

  芯片设计行业正全面迈向AI化，EDA产业也在尝试引入智能体进入设计工作流。智能体的发展不仅改变了芯片设计的方式，还可能加速EDA产业的整合重组。目前，智能体处于从单点渗透到多智能体协同发展的过程中，未来有望实现全流程自动化。

  中国电子报

  580

  05/22 17:40

  eda 芯片设计

  
• 定制IP如何赋能新兴产业增长，并推动半导体创新实现下一次飞跃

  在芯片设计行业中，IP核（IP Core）或称硅IP、半导体IP或设计IP是指预先设计的、经充分验证和可重复使用的电路单元的源代码或者功能块（或称内核），芯片设计公司从IP提供商购买相关IP产品后，由设计师将其集成在整个芯片设计中，从而可以大幅度缩短设计周期并降低设计风险。验证IP（Verification IP，又称VIP）是一种预打包的、可重复使用的代码组件集合，专门用于验证系统级芯片（SoC

  与非网编辑

  612

  05/07 10:01

  半导体 SoC

  

正在努力加载...