PLL

• 【FPGA 开发分享】如何在 Vivado 中使用 PLL IP 核生成多路时钟

  EsteemPCB Academy 是一个专注于 FPGA、嵌入式系统与硬件开发的技术学习平台，致力于通过通俗易懂的课程内容，帮助工程师和学习者快速掌握前沿技术。在开始今天的主题之前，我先抛出一个问题。我们知道，目前使用的 AX7020 开发板自带一颗 50 MHz 的 PLSysRef 时钟。那么，如果某个应用需要 100 MHz、250 MHz 甚至更高频率的时钟，该怎么实现呢？这时就需要用到

  ALINX 官方

  3573

  09/29 09:38

  FPGA AMD
• PLL锁相环基础知识(三）

  在本篇文章我们将探讨相位噪声性能指标、由环路滤波器传递函数所决定的噪声特性塑造，以及这些知识在实际设计中的应用。理解这些关键性能参数，对于实现一个干净、稳定的锁相环设计有很大帮助。

  通信射频老兵

  2388

  06/20 08:39

  PLL 锁相环

  
• AG32 PLL时钟输出

  原创 AG32开发者 AG32开发者  2024年11月28日 16:47 上海 AG32内部集成一个PLL，供MCU和CPLD使用， 支持5路时钟输出。PLL时钟输出以MCU优先。 这里整理下5路时钟： PLLCLK0：就是 SYSCLK （名字使用SYSCLK） PLLCLK1：VE里如果定义USB0 device，系统会自动生成60Mhz时钟给USB用； PLLCLK2：VE里定义了MAC信

  上海易硅智能科技

  868

  04/09 07:34

  时钟 PLL
• 英飞凌推出RASIC™ CTRX8191F雷达MMIC， 赋能新一代4D和高清成像雷达

  对实现下一阶段自动驾驶和自主驾驶而言，在密集的城市环境中探测行人是一项挑战。为达到SAE定义的L2+至L4自动驾驶要求，开发新一代4D和成像雷达至关重要。在此背景下，英飞凌科技股份公司（FSE代码：IFX / OTCQX代码：IFNNY）发布了其最新、最先进的RASIC™ CTRX8191F 28nm雷达单片微波集成电路（MMIC）的最终样品。CTRX8191F专为满足自动驾驶的要求而设计，具有高

  与非网编辑

  1744

  01/07 08:02

  雷达 PLL

  
• SOC里晶振和PLL分别发挥什么作用？

  晶发电子专注17年晶振生产,晶振产品包括石英晶体谐振器、振荡器、贴片晶振、32.768Khz时钟晶振、有源晶振、无源晶振等，产品性能稳定,品质过硬,价格好,交期快.国产晶振品牌您值得信赖的晶振供应商。在现代电子设备中，SOC作为一种集成度极高的芯片，包含了处理器、内存、外设接口等多个功能模块。为了确保这些模块的协调工作，需要一个精确且稳定的时钟信号。晶振和PLL是SOC中生成和管理时钟信号的关键组

  晶发电子

  1666

  2024/10/24

  SoC 晶振
• 灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案

  一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司（灿芯股份，688691）宣布成功研发出一款通用高性能小数分频锁相环（fractional-N PLL） IP，支持24bits高精度小数分频，最高输出频率4.5Ghz，另外还支持扩频时钟（SSC）功能，可以为客户提供多功能的小数分频 PLL解决方案。 PLL电路一般用于产生输出频率，输出频率值与PLL的参考输入频率呈倍数关系。小数分频P

  与非网编辑

  1212

  2024/07/10

  EMI PLL
• 解决ORAN基础设施中面临的网络同步挑战

  开放式无线接入网络（ORAN）技术的市场规模及其在实施5G服务中的作用呈现出快速增长的潜力。各大移动网络运营商（MNO）都在寻求更低的成本、更高的灵活性以及避免供应商锁定的能力。这些优势可通过采用多家供应商的可互操作技术来实现。运营商也可以从实时性能中受益。 ORAN代表着无线接入网络（RAN）演进的最新进展，RAN始于1979年1G的推出。2G于1991年推出，3G于2001年推出。4G长期演进

  与非网编辑

  1133

  2024/03/13

  PLL ORAN

  
• 从电源管理模块入手，助你实现高性能的PLL设计

  基本构建模块，通常用在无线电接收机或发射机中，主要提供"本振"(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数或数模转换的时钟源。由于每一代PLL的噪声性能都在改善，因此电源噪声的影响变得越来越明显，某些情况下甚至可限制噪声性能。我们今天讨论下图1所示的基本PLL方案，并考察每个构建模块的电源管理要求。

  亚德诺半导体

  1740

  2024/01/26

  电源管理 PLL

  
• 学子专区—ADALM2000实验：锁相环

  目标 本实验活动介绍锁相环(PLL)。PLL电路有一些重要的应用，例如信号调制/解调（主要是频率和相位调制）、同步、时钟和数据恢复，以及倍频和频率合成。在这项实验中，您将建立一个简单的PLL电路，让您对PLL操作有基本的了解。 背景知识 PLL是一种反馈系统，用于调节或锁定压控振荡器(VCO)输出与输入基准信号之间的相位差，如图1所示。VCO是一种振荡器，其输出频率是某个输入控制电压的函数。通常，

  与非网编辑

  1104

  2023/04/21

  电池 ADI
• PLL为什么是这么一个结构呢？

  如果用一个自由振荡的振荡器，给MCU提供时钟。会咋样呢？首先，得说一下，简单的LC自由振荡的振荡器的频率很脆弱。

  加油射频工程师

  631

  2022/10/25

  振荡器 PLL
• LDO输出噪声对VCO相噪的影响

  和信号的相位噪声一样，LDO的噪声在频谱上并非平均分布，同样的，LDO噪声和相位噪声也类似，计算的都是1Hz里面的能量。

  加油射频工程师

  518

  2021/10/14

  ADI LDO
• 如何为ADC增加隔离而不损害其性能呢？

  对于隔离式高性能ADC，一方面要注意隔离时钟，另一方面要注意隔离电源。SAR ADC传统上被用于较低采样速率和较低分辨率的应用。

  亚德诺半导体

  191

  2021/07/02

  ADC DC/DC转换器
• 如何评估分布式PLL系统的相位噪声？这里有个好方法

  对于数字波束成形相控阵，要生成本地振荡器（LO），通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环，目前文献中还没有充分记录用于评估组合相位噪声性能的方法。

  亚德诺半导体

  326

  2021/06/28

  PLL 锁相环
• 还在被三阶/四阶/运算放大器滤波器PLL这些概念困扰？这篇文章帮你搞懂它

  这是关于现代合成器的系列文章的第一篇文章，本文介绍了基本的锁相环操作以及各种拓扑结构。

  与非网记者

  90

  2019/01/30

  与非观察 放大器
• IDT，以先进时钟产品应对接口挑战

  “当前系统设计中的性能瓶颈已经向接口层面转移。”IDT公司系统架构总监Ian Dobson近日在其新产品可编程通用频率转换器8T49N28x的发布会上如是说。

  高扬

  2013/10/18

  时钟 接口
• 如何评估分布式PLL系统的相位噪声

  评估分布式相位锁定环（PLL）系统的相位噪声是确保系统性能和稳定性的关键步骤。以下是评估分布式PLL系统相位噪声的方法： 1. 频谱分析： 通过进行频谱分析来观察输出信号的频谱特性，识别主要的相位噪声成分和频率范围。 2. 相位噪声功率谱密度（PSD）测量： 使用专业仪器如频谱仪或相位噪声测试仪测量系统的相位噪声功率谱密度，以了解系统在不同频率下的相位噪声水平。 3. 抖动测量： 通过抖动测量设备

  eefocus_3901714

  364

  05/09 07:26

  PLL 相位噪声
• ADIsimPLL

  ADIsimPLL是Analog Devices（ADI）公司开发的一款用于相位锁定环（Phase-Locked Loop，简称PLL）设计和仿真的软件工具。它提供了一个全面的、用户友好的界面，可以帮助工程师进行PLL系统的设计、优化和验证。ADIsimPLL是一个强大且灵活的工具，被广泛应用于通信、射频、无线电和其他领域的PLL设计中。

  eefocus_3901714

  1740

  2023/12/05

  软件 PLL
• 在应用中如何实现锁相环电路的设计

  锁相环（Phase-Locked Loop，PLL）是一种常见的控制系统，广泛应用于通信、信号处理、频率合成等领域。通过调节输出信号与参考信号之间的相位差，锁相环可以实现信号同步、频率合成和时钟恢复等功能。本文将介绍在应用中如何实现锁相环电路的设计，包括基本原理、关键组成部分以及设计步骤。

  eefocus_3901714

  1055

  03/20 13:57

  PLL 锁相环
• 什么是PLL，FPGA中如何使用PLL

  相位锁定环（Phase-Locked Loop, PLL）是一种常见的电路和信号处理技术，广泛应用于数字信号处理、通信系统、时钟生成和同步等领域。在现代数字电路设计中，可编程逻辑器件（Field-Programmable Gate Array, FPGA）是一种重要的集成电路，而PLL则扮演着关键角色。本文将介绍PLL的基本原理和在FPGA中的应用。

  eefocus_3901714

  3003

  2024/08/21

  PLL
• 锁相环电路的作用是什么

  锁相环电路（Phase-Locked Loop，简称PLL）是一种广泛应用于电子设备中的反馈控制系统。其作用是将输入信号与参考信号进行频率和相位的匹配，以实现多种功能，例如频率合成、时钟恢复、数据解调等。本文将介绍锁相环电路的作用及其在各个领域的应用。

  eefocus_3901714

  2356

  2024/02/05

  PLL 锁相环电路

正在努力加载...