LDO输出噪声对VCO相噪的影响

01

LDO噪声[1]

和信号的相位噪声一样，LDO的噪声在频谱上并非平均分布，同样的，LDO噪声和相位噪声也类似，计算的都是1Hz里面的能量。

LDO的噪声功率密度的单位为W/Hz，将其开根号，如下式所示，即得到我们在LDO器件手册上看到的单位。

LDO的噪声功率谱密度与频率相关，如下图所示。所以，和相噪一样，表征时，需要标注频偏。

02

LDO输出噪声对VCO相噪的影响

（1）理论分析

VCO对电源波动的灵敏度定义为VCO推压(Kpushing)。测量VCO推压时，一般在Vtune引脚施加直流调谐电压，改变VCO的供电电压并测量频率变化。推压系数是频率变化与电压变化之比，单位为Hz/V。

LDO的输出噪声引起的相位变化可由下式表示：

频域表示为：

则1Hz带宽内的单边带功率谱密度为：

以dB表示如下：

这边的单边带功率谱密度的推算可以参照VCO输出端的分频器对相噪和杂散的影响文中的推算。只不过需要注意的是，VLDO(f)是RMS值。所以在计算单边带功率谱密度时，分母上是2而非4。

考虑VCO的供电电源对其输出相噪的影响，VCO的相噪为：

其中LLDO和LVCO都为dB值。上面的公式即为功率由dB值换成线性值，然后再叠加。

VCO在锁相环中，其传输函数表现为高通的形式，LDO噪声最终是反应到VCO相噪上，亦表现出高通形式。所以，上述公式仅适用于大于PLL环路带宽的频率偏移。

由以上公式，若知道PLL相应频偏处的指标要求、VCO的推压系数、VCO相应频偏处的相噪，即可求得所要求的LDO的输出噪声指标。

据文献[3]讲，该公式计算出来的结果与测试结果比较吻合。

（2）仿真软件

在ADI的仿真软件ADIsimPLL上，没有把供电噪声对PLL的影响考虑在内。如下图所示。

Hittite的仿真软件上有，不过，自从Hittite被ADI收购了后，要找到Hittite软件还是比较不容易的，因为被藏在深处，不被ADI主推了。

不过从操作界面上来看，还是ADIsimPLL比较友好，所以希望哪天ADIsimPLL把power supply noise对PLL性能的影响也考虑进去。

文献：

[1]C Basso. Get the best from your low-dropout regulator

[2] Austin Harney,Grzegorz Wawrzola. PLL的电源管理设计

[3]CN-0147 利用低噪声LDO调节器ADP150为ADF4350 PLL和VCOV供电以降低相位噪声

PS：如果想要HITTITE的PLL仿真软件，可以发消息“HITTITE的PLL仿真软件下载”，以获取。不包括双引号啊。