一博科技

• PCB板双面布局的DDR表底走线居然不一样，这么低级的错误都没看出来？

  连不做仿真的硬件工程师都知道，正反贴布局的DDR结构最主要就是对称，表底层扇出的走线长度肯定要一样长才好，你们自己做了仿真，反而说不一样长会更好？！！

  一博科技

  277

  6小时前

  pcb设计 PCB仿真

  
• 学习笔记之传输线损耗

  摘要：文章讨论了高速信号传输线中的导体损耗和介质损耗问题，并介绍了如何通过选择不同表面粗糙度的铜箔和低损耗材料来降低这些损耗。文中详细解释了趋肤效应及其对导体损耗的影响，以及介质损耗的原因和特性。通过实例展示了不同材料在高频下的损耗差异，强调了在高速信号设计中考虑材料特性的必要性。

  一博科技

  513

  12/09 08:55

  高速信号 传输线

  
• 深入浅出说压降

  在PCB设计中，电源压降是一个复杂且重要的问题，尤其当电源电压降低而电流增加时。压降不仅取决于用电端的电压，还受电源路径、电流密度、温度和风速等多种因素的影响。为了有效控制压降，设计师应注重以下几个方面： 1. **电源路径**：选择最短且电阻最小的路径，以减少电流损失。 2. **电流密度**：合理规划过孔间距和数量，避免局部电流过大导致过孔损坏。 3. **温度和风速**：考虑散热要求，防止因温度上升而导致电阻率变化。 综合这些因素进行设计，可以更有效地管理和控制电源压降，提高电路性能和使用寿命。

  一博科技

  400

  12/09 08:48

  电压降

  
• S参数入门及实战案例汇总

  S参数作为信号完整性分析的重要工具，最初应用于射频领域，现广泛用于高速串行链路分析。它通过描述线性无源互连通道的行为，提供丰富的信息，便于研究幅频和相频特性。S参数分为回波损耗和插入损耗两部分，前者衡量信号反射程度，后者评估信号传输损失。通过四端口网络进一步探讨串扰问题，S参数成为解决信号完整性难题的关键。

  一博科技

  272

  12/09 08:47

  信号完整性 S参数
• 差分线的那些事之TXRX为什么要分层

  本文介绍了差分线的基本原理及其在高速信号传输中的应用。重点解释了为何TXRX信号应分层走，尤其是在微带线和带状线之间的区别。微带线中，奇模信号比偶模信号传播速度快，容易产生远端噪声；而带状线则因相对介电常数稳定，差分信号和共模信号速度相近，减少了远端噪声。因此，为了降低信号干扰，TXRX信号应分层走，特别是在带状线中，避免同向信号相互干扰。

  一博科技

  278

  12/09 08:47

  差分信号 差分线

  
• 飘忽不定的介电常数

  本文介绍了电容中绝缘介质的相对介电常数及其影响，并通过类比解释了其概念。文章详细阐述了如何计算有效介电常数，特别是在不同介质条件下，利用阻抗计算软件模拟微带线的有效介电常数。此外，文章还讨论了玻纤效应，即不同介质对信号传播速度和阻抗的影响，从而引发反射和串扰问题。

  一博科技

  766

  12/06 10:11

  电容 介电常数

  
• 学习笔记之串扰溯源

  串扰源于相邻传输线间的电场和磁场耦合，导致噪声从攻击信号路径传至静态线。容性耦合下，耦合电流双向传播，近端串扰随信号前沿同步产生，远端则延迟到达；感性耦合下，感应电流反向流动，两者叠加形成复杂噪声分布。

  一博科技

  886

  12/05 15:39

  串扰

  
• 学习笔记之差分线的那些事

  差分线的基本概念及其传输模式（奇模与偶模）解析，详细介绍了差分信号与共模信号的关系，并解释了奇模阻抗、差分阻抗、偶模阻抗和共模阻抗的概念及其计算方法。

  一博科技

  662

  12/05 08:24

  差分信号

  
• 走自己的线，就让SI工程师说去吧

  本文讲述了在设计一款nand flash产品时，客户试图沿用前一版本的成功飞线(fly-by)拓扑结构，但在一拖四的拓扑中遇到了信号质量问题。经过仿真验证，传统的fly-by结构无法满足要求，而采用T拓扑结构则有效解决了反射问题。尽管客户最终接受了更改建议，但整个过程揭示了经验教训的重要性，提醒设计师不应仅依赖过往经验，而应灵活应对新技术带来的挑战。

  一博科技

  299

  12/05 08:22

  NAND Flash SI
• 我的板子为什么测不了损耗

  珠海高速实验室开放，推出高速信号测试视频。详细介绍了如何使用矢量网络分析仪测量阻抗和损耗，并解释了为何手持探头不适合测量损耗的原因。对于实物板损耗测试，建议在设计阶段尽量选择带有SMA头的产品以便于测量。

  一博科技

  390

  11/22 08:25

  高速信号 信号损耗

  
• 高速板材为什么贵？单看这一点你们就明白了！

  高速先生分享了关于高速板材与普通FR4板材在损耗方面的对比研究。通过仿真数据表明，M8级别的高速板材相较于普通FR4板材具有显著的低损耗优势，特别是在高频段（如14GHz和28GHz）表现尤为突出。尽管高速板材价格较高且存在备料周期，但由于其出色的损耗特性，使得在高速信号应用中成为必要选择。此外，虽然损耗只是其中一个考量因素，但在实际应用中，高速板材的选择还需综合考虑其他因素，例如材料稳定性、生产工艺、成本效益等。

  一博科技

  532

  11/21 09:17

  高速信号 信号损耗

  
• PCIe系统阻抗控制85还是100的验证

  本文讨论了PCIe系统中的阻抗控制问题，并通过无源仿真验证了不同阻抗配置对系统性能的影响。结果显示，调整子卡阻抗至92欧姆可以有效改善回损并增加裕量，从而解决信号完整性问题。

  一博科技

  433

  11/21 09:12

  PCIE 阻抗
• PCB生产的事情，也需要设计工程师来管吗，在钻咀和成品孔径之间，你会优先满足哪一项

  曹梦作为工厂的工程评估员，面对客户提出的高要求钻咀尺寸，通过沟通和协商，成功调整了钻咀尺寸并获得客户认可。她强调了有效沟通的重要性，并分享了如何平衡钻咀尺寸与成品孔径的关系的经验。

  一博科技

  631

  11/21 08:45

  pcb设计

  
• 被人忽视的“ILD”指标，竟隐藏着高速设计的核心思维

  文章介绍了高速信号设计中的重要指标——ILD（插损偏离度），解释了其定义及其对信号质量和眼图性能的影响，并通过实例展示了ILD指标的实际作用。文章还提出了一个问题：在高速信号PCB设计中，哪些设计问题可能导致插损的ILD指标变差。

  一博科技

  1026

  11/21 08:24

  pcb设计 高速信号

  
• 距离一样时，你们知道两对过孔怎么摆串扰最小吗？

  文章讨论了如何有效降低高速信号过孔间的串扰问题，并提出了一种新颖的解决方案——通过旋转过孔位置来改善串扰效果。实验结果显示，适当的角度旋转可以显著提高串扰性能，尤其是在90度旋转时，串扰几乎降至最低值。这表明旋转策略能有效克服传统拉开距离法的局限，为高速信号设计提供了新的思路。

  一博科技

  495

  11/21 08:24

  过孔 高速信号
• 别蒙我，这几对高速走线怎么看我都觉得一样！

  Chris讨论了高速PCB设计中过孔优化的重要性，并指出即使是简单的表层差分走线，拐弯补偿间隔的不同也能显著影响信号性能。通过仿真对比，展示了不同拐弯间隔下信号损耗的变化，强调了设计细节对高性能信号传输的关键作用。

  一博科技

  611

  11/21 07:24

  pcb设计 过孔

  
• PCB板神秘消失的锣槽

  赵理工和林如烟因PCB板铣槽问题产生争执，最终通过沟通解决并顺利完成客户验收。

  一博科技

  764

  11/20 17:28

  PCB板

  
• 同一个过孔会有不同的阻抗？？？

  两位高速先生队员对一块带有SMA同轴连接器的测试板进行过孔阻抗测试时，因使用不同终止频率导致测量结果出现显著差异。最终发现，当测试频率从10GHz增加至40GHz时，过孔阻抗逐渐降低。

  一博科技

  446

  11/20 08:24

  阻抗 过孔

  
• 双面布局的DDR表底走线居然不一样，这么低级的错误都没看出来？

  Chris在与硬件工程师交流时发现，现代硬件工程师不仅精通硬件原理，还深入了解PCB设计知识。他分享了一个关于DDR4拓扑优化的案例，指出分支长度和对称性对信号质量的重要性。一位客户提出了一个特殊的优化建议——使表底层走线长度不同，尽管他认为这种设计合理。Chris通过仿真验证，解释了为何即使保持表底层分支长度一致，改变主干道位置也能显著提高信号质量。最终，客户接受了理论与实践相结合的方法，认识到实际设计中信号质量受多种因素影响。

  一博科技

  451

  11/18 10:13

  pcb设计 DDR

  
• EXCUSE ME，表层的AC耦合电容和内层的高速线会有串扰？

  高速设计中的AC耦合电容与高速走线的串扰问题及其解决方案。通过挖空电容下方的参考层降低阻抗，并评估不同垂直距离下的串扰变化，考虑实际加工误差影响，以优化设计方案。

  一博科技

  518

  11/11 11:28

  串扰 耦合电容

  

正在努力加载...