• 正文
  • 相关推荐
申请入驻 产业图谱

在半导体SiGe工艺中,为什么需要分两步生长?

06/17 08:50
4699
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

在半导体 SiGe 工艺中,分两步生长低掺杂 Ge 层和高掺杂 Ge 层主要基于以下多方面的工艺优化需求:

1. 缓解晶格失配应力

晶格常数差异:Ge的晶格常数(5.66 Å)比Si(5.43 Å)大约4%,直接在 Si 衬底上生长高掺杂 Ge 层会因晶格失配产生高应力,导致位错等缺陷。第一步低掺杂 Ge 层作为缓冲层,通过较低的掺杂浓度和渐变的 Ge 含量(如从 Si 到 SiGe 的过渡),逐步释放晶格应力,为后续高掺杂层提供稳定的生长基础。例如,在 PMOS 源漏区,先生长低 Ge 含量的 SiGe 缓冲层,再外延高 Ge 含量的 SiGe 层,可有效抑制应变弛豫,提升沟道压应力强度。

梯度缓冲层:先生长低掺杂Ge(如低Ge含量SiGe层),可形成渐变的晶格过渡层,逐步适应Si衬底的晶格常数,减少界面缺陷,提高后续高Ge浓度层的晶体质量。

2. 优化电学性能

载流子迁移率:低掺杂Ge层可减少杂质散射,保持较高的载流子迁移率,这对高频器件(如HBTs)的基区性能至关重要。

后续高掺杂:在低掺杂层上再生长高掺杂Ge层,可实现低电阻接触(如HBT的基极接触),同时避免过早的高掺杂导致缺陷或杂质扩散。

3. 控制应变工程

应变调制:对于 PMOS 器件,高掺杂 SiGe 源漏区引入的压应力可显著提升空穴迁移率。分步生长通过调整 Ge 含量和掺杂浓度,可精确控制应力分布,例如在沟道附近形成 “钻石形” SiGe 结构,增强局部应力强度。类似地,NMOS 器件通过分步外延 SiC 或掺碳 Si 层,可引入张应力优化电子迁移率。

4. 界面质量与可靠性

减少界面缺陷:低掺杂Ge层作为缓冲层可平滑界面,降低高掺杂Ge与Si衬底之间的界面态密度,改善器件可靠性和噪声特性。

抑制扩散:高掺杂Ge层若直接接触Si衬底,高温工艺中掺杂剂(如硼)可能向衬底扩散,两步生长可隔离此效应。

5. 工艺灵活性

独立优化:两步生长允许分别优化低掺杂层的晶体质量和高掺杂层的电学特性(如通过调整Ge含量、掺杂浓度和厚度)。

典型应用示例:SiGe异质结双极晶体管(HBT)

基区结构:低掺杂SiGe层作为本征基区(高迁移率),高掺杂SiGe层作为外基区(低接触电阻),两者结合实现高频率、高电流增益。

总结

两步生长法通过梯度应变控制、缺陷管理和电学性能优化,平衡了材料质量与器件需求,是SiGe工艺中提升器件性能与可靠性的关键手段。

欢迎大家交流,每日坚持分享芯片制造干货,您的关注+点赞+在看 是我持续创作高质量文章的动力,谢谢!

相关推荐

登录即可解锁
  • 海量技术文章
  • 设计资源下载
  • 产业链客户资源
  • 写文章/发需求
立即登录

目前就就职于Foundry大厂工艺整合工程师,每天坚持更新行业知识和半导体新闻动态,欢迎沟通交流,与非网资深PIE。欢迎关注微信公众号:国芯制造

微信公众号