能听懂这些专业术语 就算入了芯片设计的门

作为一位从业超15年半导体行业的老兵，将带领大家系统梳理芯片设计（IC Design）全流程中的常用核心术语，让你轻松掌握汉语中夹杂英语专业晦涩难懂的词汇。

理解这些行业黑话是踏入半导体芯片设计这一高精尖领域的第一步，也是与海外顶级芯片大厂沟通的通用语言！

架构与系统级设计——绘制芯片的“灵魂蓝图”

在一切具体设计开始之前，架构师们需要定义芯片的顶层规划。

SoC（System on a Chip，系统级芯片）：这是现代芯片设计的核心形态。它不再是单一功能的电路，而是将整个电子系统（如CPU、GPU、内存、各种接口）集成到一颗芯片上。

IP Core（Intellectual Property Core，知识产权核）：芯片世界的“乐高积木”。它们是预先设计好、经过验证的功能模块，如ARM的CPU核、Synopsys的接口IP等。设计SoC很大程度上是集成和验证各种IP的过程。

ISA（Instruction Set Architecture，指令集架构）：计算机的“世界观”，定义了软件如何与硬件沟通。最常见的如x86（Intel/AMD）、ARM（移动设备主导）、和开源的RISC-V。

AMBA（Advanced Microcontroller Bus Architecture，高级微控制器总线架构）：由ARM公司推出的片上互联标准。其下的AHB、APB、AXI等协议，是连接SoC内部各个IP的“神经系统”。

接口协议：芯片与外界或其他部分通信的“语言”。如UART（通用异步收发传输器）、I²C（集成电路总线）、SPI（串行外设接口）、USB、PCIe等。

前端设计——用代码构建逻辑世界

前端设计将架构蓝图转化为用代码描述的、精确的逻辑电路。

HDL（Hardware Description Language，硬件描述语言）：工程师的“画笔”。主流的两种是Verilog和VHDL，用于描述数字电路的行为和结构。

RTL（Register-Transfer Level，寄存器传输级）：用HDL代码描述的、在寄存器之间传输和进行逻辑运算的数字电路模型。这是前端设计的核心产出。

Logic Synthesis（逻辑综合）：将RTL代码，通过工具（如Synopsys的Design Compiler），转换成由基本逻辑门（如与门、或门、非门）组成的网表（Netlist）。这个过程需要接受SDC（Synopsys Design Constraints，时序约束） 文件的指导，定义时钟、延时等要求。

DFT（Design for Testability，可测试性设计）：为了芯片制造出来后能进行测试，在设计阶段就插入的测试结构。主要包括：

Scan Chain（扫描链）：将芯片中的寄存器连接成一条链，像移位寄存器一样，便于测试。

ATPG（Automatic Test Pattern Generation，自动测试向量生成）：为DFT结构自动生成测试图案。

BIST（Built-In Self-Test，内建自测试）：在芯片内部集成测试电路，可以自己测试自己。

Verification（验证）：确保设计功能正确的过程，其复杂度和工作量 often超过设计本身。

Testbench（测试平台）：用来验证DUT（Design Under Test，待测设计） 的仿真环境。

UVM（Universal Verification Methodology，通用验证方法学:当前主流的基于SystemVerilog的验证方法学框架，极大地提高了验证的效率和复用性。

Coverage（覆盖率）：衡量验证完备度的指标。Code Coverage（代码覆盖率） 看代码是否执行到，Functional Coverage（功能覆盖率） 看设计的功能点是否都测试到，后者更为关键。

Emulation（硬件仿真）：使用专用的硬件系统（如Cadence的Palladium）来加速仿真，速度比软件仿真快成千上万倍。

FPGA Prototyping（FPGA原型验证）：将设计代码移植到FPGA（现场可编程门阵列） 板上，构建一个真实的、可运行软件的硬件系统，用于早期软件开发和系统验证。

后端设计 ——将逻辑世界映射到物理实体

后端设计将门级网表转化为可供制造的物理版图，是设计与工艺的桥梁。

PDK（Process Design Kit，工艺设计套件）：由晶圆厂（Foundry）提供的“设计规则工具箱”，包含工艺文件、标准单元库、设计规则文件等，是后端设计的基础。

Standard Cell Library（标准单元库）：提供反相器、与门、或门、触发器等基本逻辑单元的物理版图、时序、功耗等信息。

APR（Auto Place and Route，自动布局布线）：后端设计的核心流程，使用工具（如Cadence的Innovus、Synopsys的IC Compiler）完成。

Floorplanning（布局规划）：决定芯片的尺寸、宏单元（如CPU、RAM）的摆放位置、电源网络等，好比规划城市的土地用途和主干道。

Placement（布局）：将标准单元放置到芯片版图上的合适位置。

CTS（Clock Tree Synthesis，时钟树综合）：构建时钟分布网络，目标是让时钟信号到每一个触发器的延迟尽可能小且平衡。

Routing（布线）：根据逻辑连接关系，在单元之间进行金属连线。

Physical Verification（物理验证）：确保版图可以制造且功能正确。

DRC（Design Rule Checking，设计规则检查）：检查版图是否符合晶圆厂的制造工艺规则。

LVS（Layout vs. Schematic，版图与原理图一致性检查）：检查物理版图是否与逻辑网表一致。

ERC（Electrical Rule Checking，电气规则检查）：检查电路中的电气规则违例，如短路、开路等。

Sign-off（签核）：流片前的最终验收，意味着设计已经满足了所有严苛的标准。主要包括：

Timing Sign-off（时序签核）：通过STA（Static Timing Analysis，静态时序分析） 工具（如Synopsys的PrimeTime）进行最终时序验证，检查建立时间（Setup Time）和保持时间（Hold Time）是否满足。

Power Sign-off（功耗签核）：分析静态功耗（漏电）和动态功耗，并检查IR Drop（电压降） 等电源完整性问题。

Physical Sign-off（物理签核）：确认DRC、LVS等全部通过。

制造、封装与测试 ——从数据到实体的“诞生”之旅

Tape-out（流片）：将最终的版图数据（通常是GDSII格式）交付给晶圆厂进行生产，是芯片设计项目最关键的里程碑，俗称“投片”。

MPW（Multi-Project Wafer，多项目晶圆）：也称为Shuttle，即多个公司的设计共享同一片晶圆制造，极大降低了原型芯片的试制成本。

Fabless（无晶圆厂模式）：只负责芯片设计，制造交给晶圆厂（Foundry）如TSMC（台积电）、SMIC（中芯国际） 完成。如高通、英伟达。

IDM（Integrated Device Manufacturer，集成器件制造商）：从设计、制造到封装测试都亲力亲为的公司，如英特尔、三星。

CP测试（Chip Probing，晶圆测试）：在晶圆出厂前，用探针测试每个晶粒（Die）的电性，标记出不良品。

FT测试（Final Test，成品测试）：芯片封装完成后进行的最终测试，确保交付给客户的芯片是良品。

Yield（良率）：一批芯片中合格芯片所占的比例（良品/整张晶圆芯片*100%），直接决定成本和利润。

在整个芯片设计流程中，所有决策都围绕着权衡PPA三大指标进行，是三者艺术和现实的平衡！

Performance（性能）：主要指芯片能运行的最高频率（Fmax）。

Power（功耗）：包括动态功耗和静态功耗。

Area（面积）：芯片的核心尺寸，直接决定了单颗芯片的成本。

追求更优的PPA，是驱动芯片技术不断向前发展的核心动力。希望这份常见芯片设计领域的、更具结构性的行业术语汇总，能帮助您更深入地洞察芯片设计的奇妙世界。

芯科技圈，致力于打造半导体行业有影响力头部的学习型社圈，与行业大咖学习交流互换资源实现共赢！

扫码加入《芯科技圈-知识星球》收获丰富的半导体专业知识，还能加入VIP私享小圈子，与行业大咖学习交流掌握向上社交密码，资源变现，实现人生跃迁，欢迎扫码加入！