芯耀
1213
1、分立器件并联高功率密度SiC控制器设计
1.1 控制器电气架构设计
该系统选择了 SiC MOSFET 双管并联的方法，主回路原理如图 1 所示。采用的是常用的三相全桥的电路结构拓扑，为了扩大通流能力，6 路开关管均采用了 SiC MOSFET 管并联的形式，并联的管子数量为 2，封装为 TO247-4。整个系统共采用了 12只 SiC MOSFET 管。母线电压正极 UDC+与母线电压负极 UDC−所在回路上并联了 3 个小体积的薄膜电容 C1、C2 与 C3，以利于实现高功率密度。
设计的控制器电子系统包括控制模块、驱动模块及功率模块三部分。为了实现最小的电流回路，并减小功率回路与驱动回路之间的相互干扰，主功率板和驱动电路板分别用两个PCB实现，SiC MOSFET的开尔文引脚在电流方面将功率回路与驱动回路分开，门极 G 与开尔文源极 S1 管脚焊接在驱动板上，功率源极 S2 与漏极 VD 管脚焊接在功率板上，除了有助于防止高压侧瞬变信号对栅极电压的反馈带来的干扰，降低动态损耗，还有利于实现并联 SiC MOSFET 管功率回路到驱动回路的对称布局。控制电路板、驱动电路板以及功率电路板均为圆形，并且是上下三层的结构，主控板的直径只有 72 mm，驱动板、功率板直径均为 88 mm，板子形状为圆形，有利于分立器件的对称布局，遵循最简单的物理对称原则，进一步有利于均流。在功率回路设计上，为了减小功率回路的耦合电容与杂散电感，并实现并联器件对称的功率回路，采用了多叠层的圆形PCB 结构来实现低感叠层母排。控制器电子系统结构如图 2 所示，设计的电子系统结构布局，不仅可以减小电机控制器的整体体积，进而增强控制器的集成度以及功率密度，还可以达到节省成本的目的。
为了从电气和散热角度最大程度地提升材料和空间利用率，整个系统实现了功率模块、驱动电路、电容与母排的协同设计。直流侧支撑电容采用多只并联形式，焊接在功率板上，通过覆铜层连接到各个并联功率模块的相应管脚上，以减小等效电感和等效电阻；功率板与电机三相交流输出端采用铜柱连接，实现电气和机械结构复用，同时起到支撑电路板的作用；为了节省空间，采用了 PCB 级电流传感器，且传感器位于功率板上；功率模块均匀布置于圆筒形铝壳内壁加工出的凸台上，通过螺钉与安装面固定并进行散热。最终设计的分立器件的高功率密度控制器的电气结构布局如图 3 所示。控制电路板、驱动电路板和功率电路板均设置为了圆形，控制板的直径只有 72 mm，驱动板与功率板直径相同，均为 88 mm，高功率密度的电路板增强了整个电子系统的集成度，最终提升了控制器的效率。
1.2 关键功率单元设计
1.2.1模块选型设计
当使用电力电子设备进行功率管模块的选型时，首先要确定其能够承受的最高电流，并且要综合分析其所处的环境条件，如超负荷、电压变化、开关故障、温差变化以及其他可能影响使用寿命的因素，以确定合适的功率管。在进行器件的选型时，必须考虑到各种使用场景，并且要求其能够承受足够的能量消耗。因此，需进行热阻核算，必须确保其最高结温低于预设的标准，这样可选择较小的功率管模块来通过更大的电流，更加有效地利用功率管。功率开关器件的电流为
分立器件并联的系统控制器的大功率开关管通常是由几个分立的开关管并联而得到的，但按照整个系统的电压等级和一个分立元件的电压级别，可选择由 2～6 个甚至更多个分立元件并联。基于控制器的功率以及体积，本文采用了两个分立的 SiC MOSFET 管并联的方案，因单只峰值功率应大于61 A，选用了 CREE 的 1 200 V/115 A 的 TO247-4封装的 SiC MOSFET 模块，整个功率单元的三相桥臂共采用了 12 只。
1.2.2直流侧支撑电容设计
直流侧电容在控制器的设计过程中一直承担着很重要的角色，为感性负载供给无功功率，以及保证直流电压平稳的关键作用。同时，直流侧电容器也是车用电源驱动系统中非常重要的无源器件，是影响车辆驱动功率密度、稳定性及效率的关键部件之一。
在新能源汽车使用中，驱动的直流电源大部分由蓄电池组件供给，在此前提下，直流侧电容器组件主要起着与无功功率补偿和解耦的功能，以便保证驱动输入端直流电压稳定，而且不受负载影响。蓄电池组输出的电压理想状态下是近乎于平滑直流，而直流侧电容的电流则是脉动电流，也就是直流侧电容器需要吸收由功率开关管不停开关而产生的脉动电流，因此平稳的输出电压也可以增加蓄电池组件的使用寿命。
1.3 驱动单元设计
1.3.1驱动电源设计
在电源中，使用变压器通过磁场传输电源能量。变压器的输入与输出之间存在寄生电容。在该电容Cpt 两端出现的高 d /d v t 将在高电压功率转换器侧和低电压控制器侧之间产生位移电流 ICM ，即
过高的位移电流可能对电磁干扰（ Electro Magnetic Interference, EMI）性能产生不利影响。除了控制信号失真之外，由于高共模信号导致的不可预测的行为也有可能给控制器带来严重损害。寄生电容越低，对于特定的 d /d v t 产生的位移电流就越低，有助于系统克服这些问题。同时，也可以实现更高的开关速度、更高的效率、更小的体积和更低的系统成本。因此，变压器上的寄生电容 Cpt 越低，高压侧和低压侧之间耦合的共模噪声电流的阻抗就越高，如图 4 所示，图中，Cgd、Cgs 与 Cds 为 MOSFET管的极间耦合电容。
驱动电源采用了一种极其紧凑的反激拓扑结构，最大输出功率可达到 4 W，原理框图如图 5 所示，隔离变压器采用低耦合电容设计，绕组间电容只有 7 pF，有助于实现高的共模瞬态抗扰度，从而适应 SiC MOSFET 的快速开关。此外，变压器二次侧采用了隔离反激式转换器 U2，型号为 LT8302，可以通过直接在一次侧回扫波形来采样隔离侧的输出电压，无需第三绕组或反馈光隔离器件进行调节，可输出+15 V 和−4 V 的两个隔离电源，为了满足不同的 SiC MOSFET 芯片的需求，变压器负压输出后端还安装了电压调节芯片 U3，型号为 LM337，它可以通过调节电阻 R1 和 R2 的阻值来实现不同的负压输出，负电压 VEE 为
可调节的负压可以适应不同类型的 SiC MOSFET 模块的需求，也有利于防止桥臂之间的管子在相互开通时给对管带来的直通风险。
1.3.2并联驱动电路设计
并联驱动电路原理框图如图 6 所示。为了实现并联均流，两并联的 SiC MOSFET 管共用一个驱动芯片和推挽放大电路，除了共用一个门极驱动电阻R0 以外，每个 SiC MOSFET 管还有各自独立的开通电阻 Rg1（Rg3）与关断电阻 Rg2（Rg4），使每个 SiC MOSFET 管的门极电压可以独立地开通与关断，保证了在每个 SiC MOSFET 管的门极阈值电压有差异的情况下也可实现同时开关。
兼顾面积、功率、散热等因素，选择了采用磁性元件平衡回路阻抗特性的方法，保证并联等效阻抗相同。因此，在并联 SiC MOSFET 管的开通电阻与关断电阻的后面分别串联了一个铁氧体磁珠 Lg1与 Lg3，同时也可以抑制 SiC MOSFET 栅极回路中快速开关引起的振铃。磁珠特有的高频电阻和低频感抗特性，可以很好地捕捉和消除高频噪声，但其存在的微小电感量对脉冲前沿有一定的影响。阻抗值大的铁氧体磁珠对信号的高次谐波抑制作用好，但对脉冲信号的上升沿延迟却较大。为了实现脉冲上升沿延迟小并且高频抑制作用强，可按电感的暂态特性来计算选择所需磁珠的阻抗值，这里以MLCB2B3216 系列磁珠为例，给出磁珠阻抗选取的理论依据，实际取值可根据实验结果微调。
磁珠的阻抗由 100 MHz 时的阻抗确定，因此阻抗值与电感量关系满足
由控制理论可知，二阶系统的阶跃响应时间受阻尼系数影响，欠阻尼系统中，为保证系统动态性能，通常取 ξ = 0.4 0.8 ∼ 。
由此可得
因门极回路的寄生振荡通常在 50～200 MHz的范围内，因此在门极驱动开关频率为 10 kHz 且最大驱动电流不超过 3 A 的情况下，根据式（10）选取 MLCB2B3216 系列的 30 Ω 左右的铁氧体磁珠，磁珠的频率与阻抗的关系曲线如图 7 所示。图 7 中，Z 为总阻抗，R 为电阻，X 为电感，在噪声频率 50～200 MHz 的范围内具有高阻抗，在 10 kHz 开关频率下具有超小阻抗，且由理论分析可知，其表现的电感特性对上升沿影响比较小，因此可以在噪声频率下更大限度地提高电阻分量以消散尽可能多的能量，同时更大限度地降低开关频率下的总体阻抗，以防止不必要的损耗并减少对脉冲上升沿的牺牲。可以说，该系列下 30 Ω 阻抗的磁珠足以抑制 SiC MOSFET 栅极回路中的振铃并保持开关性能相对不变。当该磁珠与小驱动电阻串联使用时，门极寄生振荡会下降，同时最大限度地减少开关损耗。并联MOSFET 管的门极上各串联一个铁氧体磁珠，可以实现在同样的驱动电压下，对每个 SiC MOSFET 管开通与关断回路上因不同参数产生的高频振荡选择不同阻抗的磁珠单独进行幅值的抑制，有利于并联MOSFET 管的动态均流，也可以减小每个 MOSFET管由于高频振荡带来的开关损耗。
此外，在每个 SiC MOSFET 管的开尔文源极上均增加了一个源极电阻 Re 与一个铁氧体磁珠，该源极电阻 Re 的阻值取为 1 Ω，有利于消除相互并联的SiC MOSFET 管上源极杂感的不同而形成的环流，并可以形成良性负反馈，降低开关较快的 SiC MOSFET 管的开关速度，提高开关较慢的 SiC MOSFET 管的开关速度，使电路运行取得平衡。这里利用铁氧体磁珠的高频特性，与源极电阻串联，可消除存在于环路中的高频干扰和尖峰干扰，有利于减小并联 MOSFET 管源极杂感不同导致的电压差，进一步减小环流，同步门极信号。另外，在每个 SiC MOSFET 管的门极上增加了一个三极管 Qx和电容 Cex 的串联电路，配合开尔文源极电阻 Re 可减小对每个 SiC MOSFET 管关断时产生的负向串扰电压。串扰抑制原理如图 8 所示，当桥臂上管的 SiC MOSFET 管关断时，上管的 d /d v t 急剧上升，下管的 d /d v t 急剧下降，这导致 Cgd 开始放电，放电电流沿着图 8 中实线箭头方向，耦合电流会从开尔文源极 S1 流向开尔文源极电阻 Re1，这样能够使三极管Q3 开启，将串联的电容 Ce1 连接到门极 GS 上，为耦合电流提供一个低阻抗通路，有效地抑制了负向串扰，避免了 SiC MOSFET 管的门极由于负向串扰而承担过高的负向电压，导致的门极绝缘层损坏。
每个 SiC MOSFET 管的门极 GS 上均加了一个电阻与二极管的串联电路，分别为图 6 中的 R1 与VD2、R2 与 VD4 的组合，该电路是为了增加驱动门极的抗干扰能力。
1.3.3并联驱动电路 PCB 设计
为了减小门极驱动环与功率环之间的耦合与影响，将门极回路与功率回路分别放在了不同的 PCB上。PCB 设计结构原理如图 9 所示，SiC MOSFET的门极 G 与开尔文源极 S 焊接在驱动板上，漏极 D与功率源极 S 通过驱动板上的无电气连接的通孔单独焊接到下层的功率板上。
除了在电路上采取均流的措施外，驱动回路布局上也采用了物理上减小并联杂感的方法，最终的驱动板 PCB 布局如图 10 所示，12 个 MOSFET 管均匀地分布于圆形的驱动板上，两个并联的 MOSFET管在布局时均满足从每个管的栅极到驱动器（驱动芯片加推挽芯片）的输出以及从栅极返回到驱动器的路径严格做到对称，并且驱动器应放置位于两个并联 MOSFET 管的栅极引脚中心，如图 11 所示，而不是放在两个并联 MOSFET 的物理位置的中间。此外，门驱动器距离两个并联 MOSFET 管的距离越近越好，以减小门极驱动回路上的电感。
1.4 PCB 母排设计
1.4.1母排结构设计
为了实现控制器的高功率密度，PCB 母排上实现了并联 MOSFET 管、电流传感器、放电电阻、直流电容以及交直流端子的一体化设计。不同 PCB 母排形状、器件连接方式以及电容布局的差异性，均会产生不同的叠层母排结构。图 12 为设计的新型PCB 母排结构示意图，真正实现了小型化、高功率密度与布局对称。
该设计从减小母排总自感、增大母排总互感，具有最大功率密度及物理均流特性的角度出发，实现了一种新型的 PCB 叠层母排结构。PCB 母排形状为直径 8 cm 的圆形，极小的尺寸有利于减小母排的自感，圆形的布局可以更好地保证元器件的对称性，有利于均流。PCB 母排由垂直多回路的多组 PCB 叠层组成，单组叠层由母线正与母线负组成，该结构有利于增大互感，减小杂感。母排的顶层和底层均具有直流和交流走线的金属开窗，如图 13 所示。可以焊接不同厚度的不规则形状的金属片或金属条，既起到扩流、满足承载最大电流的同时，又可以达到良好的散热效果。外焊铜片的厚度需要根据母排承载的电流进行计算，为了留有裕度，母排最终承载电流按实际需要电流的 1.2 倍进行计算，外焊铜排的厚度（mm）计算公式如式（11）所示。其中铜厚 1 盎司，宽度 1 mm 可以走 1 A 的电流，也就是电流密度为 7 A/mm²。
功率回路上的 12 个功率开关器件，均匀排布在圆形母排的周边上，构成了三相全桥结构。将 PCB母排形状做成圆形，不仅可以更好地保证元器件的对称性，保障均流效果，在承载尽可能大电流的前提下，功率密度也可以做到最高，同时这种紧凑型的设计也节约了原材料成本。此外，为了节约控制器的空间，采用了两路 PCB 级电流传感器，传感器的输入与电机交流点相连，输出与上下并联管的中点相连。3 个交流连接点处可以外焊铜柱直接与电机相连，实现可靠连接。直流电容位于 PCB 母排的中间位置，与每组单相桥的功率开关器件并联。
为了确保电路的稳定运行，在每个直流电容的正负极之间都安装了放电电阻，这样即使在电源变的情况下，电容也能够保持充放电状态。
1.4.2 母排低杂感设计
在新能源驱动器中，因为功率回路上寄生电感的影响，导致功率元件在关断后形成超过耐压范围的暂态尖峰，从而致使功率元件击穿损坏[26]。通过对功率回路中寄生电感的构成分析，SiC MOSFET功率模块内寄生电感和直流支撑电容等效寄生电感在出厂时就固定不变，唯一可进行设计控制的就是直流母排的电感。
一个最基本的叠层母排结构由导体层（正极层、负极层）和中间的绝缘层组成，电流从正极层流入，从负极层流出。对于单个电流回路，能量存储在空间中的磁场中，环路电感可以根据存储的磁能来确定，其计算公式为
对于由多个并联电流回路组成的系统，每个回路中都有自感磁能，电流回路之间也有互感磁能。总磁能Wm 为
因此，并联电流回路上的电感可以通过减小互感来减小总回路上的电感，当并联回路相邻回路电流方向相反时，电感会随着回路数的增多而降低。
在器件的换流过程中，因为回路中信号的频率比较高，所以输出电流也可作为高频电流。文献[27]指出，叠层母排结构包括导体层（正极层、负极层）以及内部的绝缘间隙层。双层叠层母排自感分别为LP 和 LG ，互感为 MG ，则有
由式（18）可知，叠层母排的总杂散电感不仅取决于导体层的自身特性，也受到导体层与其他层之间的互感影响。减小母排的长度以及正负极之间的距离，可以增大互感，减小总阻抗。通过分析可发现，当 PCB 相邻层之间的电流方向是相反的，而且它们之间的距离也比较近，能够显著减少由于层之间的电磁感应而造成的电感值。
基于以上原理，利用垂直方向上方向相反的电流在最小的环路面积上有最小的寄生电感的原理，设计的 PCB 母排直径只有 8 cm，在板子厚度只有2 mm 的情况下，单层铜厚可做到 4 盎司、层数为 8的最大通流能力设计。低感叠层母排结构示意图如图 15 所示，板子共有 4 组 PCB 叠层，每组 PCB 叠层均由正母线层与负母线层组成，每组 PCB 叠层形成一个回路，且正母线层和负母线层中流过的电流大小相等、方向相反。四回路的 PCB 叠层，又可以进一步降低母排回路的杂散电感，避免功率开关器件在高速开关的过程中承受较大的电压过冲，从而降低功率损耗，提升系统效率。
1.4.3 低感叠层母排电感测试
为了测量尽量准确，使用差分电压探头测量SiC MOSFET 的开通电压 VDS 以及门极电压 VGS，使用罗氏线圈测量漏极电流 ID 。图 17 为 600 V/120 A工况下双脉冲实验波形，图中ΔV 为关断电压尖峰Vpeak 的值，利用该过程计算母排电感。
经过研究发现，由于电压、电流的测量误差以及电流变化率选取时段的误差，可能会导致电感测量值与实际值存在一定的偏差。表 1 统计了 600 V/ 120 A 工况下功率回路中各部分杂散电感的提取结果。在计算叠层母排电感时，功率回路电感采用双脉冲实验的测量值，从双脉冲波形可以看到关断电压过冲为 177 V，电流变化斜率为 3 A/ns，因此回路电感大概为 59 nH。SiC MOSFET 上寄生电感 Ld采用阻抗分析仪的测量值，母线电容寄生电感 LP 采用数据手册值。最终得到的 PCB 母排上的杂散电感值为 34 nH。由于母排上存在电流传感器、三相交流引出柱等，考虑绝缘，正负母排并未完全重合，母排杂感值并非理想中那么小。
为了验证实验测量 PCB 母排杂散电感的正确性，通过 Ansys Q3D 对叠层母排进行了仿真。PCB母排在 Q3D 中的仿真电流分布如图 18 所示。仿真中，使用 10 MHz 的交流电源进行分析，最终获得的主回路总寄生电感值为 30 nH。通过表 2 里的数据对比，可以发现两种不同的提取方式产生的母排的电感值存在一定的偏差，但在误差范围内。
1.5散热设计
1.5.1损耗计算
SiC MOSFET 功率器件在工作过程中产生的功率损耗占功率回路总损耗的主要部分，因此，为了有效地降低损耗，必须采用有效的散热技术，并且通过精确的数值计算，来确定最佳的散热方案，才能有助于降低损耗，确保控制系统的正常运转。SiC功率器件在电机控制器功率回路中的损耗主要分为开关损耗与静态损耗，其中开关损耗分为开通损耗与关断损耗，静态损耗分为导通损耗与截止损耗。
控制器采用 TO247 封装的 SiC MOSFET 分立器件作为功率器件。MOSFET 正向导通时，其并联的二极管处于关断状态，与 IGBT 模块相同。特别地，当二极管导通时，MOSFET 也会反向导通，但由于它的导通电阻远小于二极管的导通电阻，故二者并联的总电流基本流入 MOSFET，流经二极管的电流很小。计算时增加了 MOSFET 反向导通损耗。MOSFET 管正、反向导通损耗公式分别为
1.5.2散热结构设计
由文献[28]可知，环境温度不同对于静态电流和动态电流间的均衡也有影响，而环境温度不同又会影响器件的寄生参数，造成并联器件电流分布不均，进而可能影响到器件的安全运行范围，或者导致器件的电流损伤。为此，在控制器结构设计时对并联 SiC MOSFET 管进行了均温设计，以降低并联元件的温度差异对均流的影响。
由于电机控制器采用风冷方式散热，设计时将主要发热器件 SiC MOSFET 均匀安装在了圆形壳壁的柱段壳体上，通过热传导方式直接将热量传递到外壁面。驱动电路与控制电路发热较小，且均采用了高温 125℃器件，通过壳体内部空气的自然对流散热，不需要额外散热，对模块散热没有影响。控制系统一共采用了 12 只 TO247-4 封装的 SiC MOSFET模块，而单只模块的安装表面宽度约为 16 mm，预留一定安装间隙，每个器件需要安装并散热的平面边长最大值约为 23 mm，则需要的散热器的圆周长不少于 276 mm。为了 12 只模块散热均匀，在壳体内部取φ90 mm 的内接正十二边形平台作为 12 只模块的安装台，考虑到固定器件的螺纹深度不小于6 mm，因此起到安装和散热作用的圆柱壳体外径选为φ100 mm。另外，根据设计要求，散热圆柱壳体不能有外部肋片或凸起，因此对应模块安装面的壳体外壁加工 3 条深 1 mm、宽 5 mm 的凹槽以加强扰动，同时增大对流换热面积，如图 19 所示。
因 SiC MOSFET 模块与壳体进行安装的面为带电漏极，因此在模块与壳壁进行安装时需考虑绝缘处理，既起到散热作用又不影响电气性能，这里通过在模块和壳体之间增加绝缘陶瓷片的方式来实现电气隔离，且陶瓷片的尺寸需大于模块安装面的尺寸。12 只 SiC MOSFET 的共地部分位于功率板上，3 个桥臂的 3 个下管的功率管的功率源极 S 管脚焊在功率板上且均与母线负极进行连接，3 个上管的漏极管脚 D 也均焊接在功率板上，且均与母线正极进行连接。
热流仿真使用 ICEPAK 和 CFDesign 软件，仿真设置如下：
（1）热源。假设损耗均匀分布于模块上，根据损耗计算结果赋值。
（2）边界条件。控制器采取风冷散热方式，近壳壁处风速为 25 m/s。通过 ICEPAK 仿真先提取出壁面处的平均对流换热系数为 158 W/m2，再将其作为第Ⅲ类边界条件赋值，空气温度不高于 40℃。
峰值工况下的控制器温度场如图 20 所示。从图20 的仿真结果可知，壳体内壁稳态最高温度为 147℃。考虑到器件结壳热阻和陶瓷绝缘垫片热阻，根据式
（25）推算 MOSFET 的结温不大于 175℃，满足器件安全运行要求。
2、分立器件并联高功率密度 SiC 控制器样机及实验
采用第 1 节所述的 SiC MOSFET 分立器件并联控制器关键部件设计方法，设计并加工了分立器件并联高功率密度 SiC 控制器样机，设计输入电压为600 V，输出峰值功率为 40 kW，控制器体积为0.66 L，最终功率密度达到 60 kW/L。控制器外观如图 21 所示，体积与常用的平口喝水杯差不多，功率密度比较高。控制器由圆形控制电路板、驱动电路板以及功率电路板组成的上下三层的电子系统结构，如图 22 所示。主控板的直径只有 72 mm，驱动板、功率板直径均为 88 mm，板子形状为圆形，有利于分立器件的对称布局，进一步有利于均流。小体积的电路设计节省了系统空间的同时，也有利于降低驱动回路寄生电感。
2.1 双脉冲实验
为了验证系统的均流特性以及在母线电压600 V 下的开关性能，对电子系统进行了双脉冲测试。测试条件为母线电压 600 V，最大负载电流120 A，驱动电阻 2 Ω，负载电感 45 μH。双脉冲实验平台如图 23 所示。电压探头采用了两个差分探头，型号为 TT-SI 8071，带宽为 200 MHz，测量并联 MOSFET 管的其中一个的 VGS 电压与 VDS 电压。电流探头采用两个罗氏线圈，带宽为 100 MHz，分别测量并联 MOSFET 管的两个漏极电流。尽管与同轴分流器相比，100 MHz 带宽的电流探头由于时间延迟，对于损耗计算可能不精确，但该探头可以揭示电流波形的细节。双脉冲测试整体波形如图 24所示，图中浅蓝色线为驱动 VGS 电压信号，红色线为 MOSFET 被测管 VDS 电压，深蓝色与黑色线分别
为罗氏线圈测量两个并联管的 ID 电流。由测试波形可知，该并联系统在 600 V/120 A 的工况下可以可靠地开通与关断，满足高功率密度控制器的最大工况要求，并且从并联 MOSFET 管的电流波形可以看出系统的动静态均流效果良好。
电流不平衡度的计算公式为
表 3 列出了两个并联管在静态、开通与关断不同时刻的电流瞬时值 ID1与 ID2 ，根据电流不平衡度的计算公式，可以求出系统电流的不平衡度小于 3%。
2.2功率实验
功率实验中，负载电机转速由电力测功机控制，转矩由 SiC 控制器控制，系统效率及各工况电气参数由功率分析仪测量得到。直流电源采用 850 V 电源柜，具有恒压限流功能。控制器采用风冷强制对流方案，控制器外壁附近实测风速分别约为：上方9 m/s、下方 6 m/s、两侧 13 m/s。分立器件并联 SiC控制器在风冷、600 V 母线条件下，匹配一台最高转速 10 000 r/min、额定转速 5 000 r/min、额定功率40 kW、峰值功率 80 kW 的电机实现了输出峰值功率 40 kW、输出电流有效值 62 A 的实验工况，控制器的功率密度达到了 60 kW/L。图 25 为并联 SiC MOSFET 控制器功率实验平台。控制器主体固定在支架上，支架用螺栓固定在实验桌上，以防倒塌。控制器迎风端安装半球形导流壳，便于壳体散热。
图 26 为 40 kW 实验时的稳态相电流波形。由波形可看到，三相交流电流幅值相等，均达到 88 A，平衡度比较好，控制器运行良好。图 27 为上位机与功率分析仪存储下来的一些数据波形，其中包括电机相电流幅值给定值与实际值波形、转速波形、控制器壳温以及电机输出转矩的波形。从数据波形可以看到，交流电流峰值达到了 88 A，转速达到了7 600 r/min，转矩达到了 50 N·m。工况持续运行3 min 以上时，内壁温度基本达到热平衡状态，内壁最终温度为 76℃，此时估算 MOSFET 管结温约
为 100～110℃，满足设计要求。这里壳温为固定在控制器壳体内壁靠近 MOSFET 模块处的 PT1000 测得，由上位机直接读取温度值。
在风冷强制对流散热、母线电压 600 V 和开关频 率 10 kHz 条件下测量了控制器在不同转速（3 000～7 600 r/min）、不同峰值电流（0～88 A）下的效率曲线，其中最高转速 7 600 r/min 下控制器达到了峰值功率 40 kW。控制器的效率曲线如图 28所示，控制器最高效率达到 99.5%，这表明控制器在不同转速、不同功率下表现优异，能够高效率运行，也让整个控制器电机系统达到了 95%的高效率，效率数据曲线如图 29 所示。
表 4 列出了研制的 SiC 控制器与近几年著名企业研制的控制器的指标对比，无论与北汽新能源SiC 控制器相比还是与弗迪动力公司 SiC 控制器相比，功率密度都近 1.33 倍，而且效率都比两个公司的要高。
3、结论
本文基于 SiC MOSFET 分立器件并联设计实现了一种高功率密度电机控制器，为了从电气和散热角度最大程度地提升材料和空间利用率，实现高功率密度以及分立器件的良好动静态均流，设计了一种新型的电子系统结构，并提出了一种能动态平衡并联 MOSFET 电流的高抗扰驱动电路以及可实现低寄生电感、大电流以及高散热的适合分立器件并联应用的新型 PCB 叠层母排设计方法。提出的电路及方法既有利于实现并联器件的动静态均流，又可以减小寄生电感造成的影响，还可以有效抑制负向串扰电压。对根据这些研究结果开发出来的碳化硅电机控制器，进行了双脉冲及功率实验，结果显示，新设计的分立器件并联控制器，均流性能好、散热性能强、功率密度大，并在风冷的条件下，达到了效率最高为 99.5%、总功率密度为 60 kW/L，为中国的新能源汽车及电机驱动器应用领域，积累了大量具有竞争力的生产技术和宝贵的开发经验。
在下一阶段的工作中，将深入研究并联器件在更大功率密度下的均流电路设计，研究进一步降低PCB 母排杂感的优化设计方法，并且深入研究在更紧凑空间环境下的电子系统和母排间的电气互联系统的高效散热措施。
