STM32L011 SPI bootloader 模式PA6引脚状态解析：描述差异原因及验证

STM32L011 空片进入系统内存 SPI bootloader 模式后，PA6 引脚（SPI1_MISO）实测为高电平，与 AN2606 手册中 “push-pull+pull-down” 配置应呈现低电平的描述不一致。本文基于 ST 官方 LAT1318 应用笔记，通过寄存器分析、SPI 协议拆解及实测验证，揭示核心原因 ——PA6 电平由 SPI 协议配置与 bootloader 预存数据共同决定，而非单纯依赖 GPIO 配置，为 SPI bootloader 模式下的硬件设计与调试提供实操参考。

1. 核心矛盾与测试前提

1.1 关键背景

• 引脚功能：PA6 在 SPI bootloader 模式下为 SPI1_MISO（从机输出引脚）；
• 手册描述：AN2606 明确该模式下 PA6 配置为 “push-pull+pull-down”，理论应输出低电平；
• 实测现象：空片进入 SPI bootloader 后，PA6 实测为高电平，与手册描述冲突。

1.2 测试环境

• 硬件：NUCLEO-L011 开发板（空片，无外部 SPI 设备连接）；
• 工具：IAR 调试器（读取寄存器状态）；
• bootloader 配置：SPI1 为从机模式、全双工、8 位 MSB、CPOL=0、CPHA=0、最高速率 8MHz（AN2606 定义的默认配置）。

2. 问题深度分析：PA6 电平的决定因素

2.1 GPIO 寄存器配置验证

• MODER=0x02（复用功能模式，SPI1_MISO）；
• OTYPER=0x00（推挽输出）；
• PUPDR=0x02（下拉模式）；
• 关键结论：GPIO 配置本身无异常，但推挽 + 下拉为 “弱下拉”，优先级低于 SPI 协议的信号驱动逻辑。

2.2 SPI 协议机制的核心影响

• CPOL=0：SCLK 时钟空闲时为低电平，有效状态为高电平；
• CPHA=0：从机（STM32L011）需在 SCLK 第一个上升沿前，将数据置于 MISO 引脚并保持有效；
• 关键逻辑：CPOL=0+CPHA=0 模式下，MISO 引脚的空闲电平并非由 GPIO 下拉决定，而是由待发送数据的最高位（MSB）决定。

2.3 bootloader 的预存发送数据

• 0xA5 的二进制为 10100101，最高位（MSB）为 1；
• 因 CPOL=0+CPHA=0 要求数据提前置于引脚，PA6（MISO）会持续输出 0xA5 的最高位 “1”，呈现高电平；
• 核心逻辑：bootloader 预存的 0xA5 数据，通过 SPI 协议驱动 PA6 为高电平，覆盖了 GPIO 的弱下拉效果。

3. 实测验证：数据与 SPI 配置对 PA6 电平的影响

测试 1：TX 缓冲区写入 0xFFFF（MSB=1）

1. 复位 SPI1 模块，使能 SPI1 后，向 SPI1_DR 写入 0xFFFF；
2. 实测结果：PA6 电平为高电平（0xFFFF 的 MSB=1，符合 CPHA=0 的数据前置要求）。

测试 2：TX 缓冲区写入 0x0000（MSB=0）

1. 复位 SPI1 模块，使能 SPI1 后，向 SPI1_DR 写入 0x0000；
2. 实测结果：PA6 电平为低电平（0x0000 的 MSB=0，同样遵循 CPHA=0 的数据前置要求）。

测试结论

4. 结论与实操建议

4.1 核心结论

• GPIO 配置为推挽 + 弱下拉，但优先级低于 SPI 协议驱动；
• bootloader 默认 CPOL=0+CPHA=0，要求 MISO 提前输出待发送数据；
• TX 缓冲区预存 0xA5（MSB=1），驱动 PA6 为高电平，与 AN2606 的 GPIO 配置描述无冲突（手册未考虑 SPI 协议与预存数据的影响）。

4.2 实操注意事项

• 不依赖 PA6 默认电平：硬件设计中不可将 PA6 作为电平判断引脚（如电源使能、模式切换），其电平由 SPI 通信状态动态变化；
• 参考手册优先级：调试时需同时结合 AN2606（bootloader 引脚配置）和 AN4286（SPI 协议规范），不可单独依赖某一份文档；
• 自定义 SPI 配置：若需改变 PA6 空闲电平，可通过修改 CPOL/CPHA（需主机同步适配）或 TX 缓冲区预存数据（需修改 bootloader 代码，非默认场景）。