• 方案介绍
  • 附件下载
  • 相关推荐
申请入驻 产业图谱

FSK调制解调器Verilog代码Quartus仿真

07/01 08:16
455
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

2-240112153523563.doc

共1个文件

名称:FSK调制解调器Verilog代码Quartus仿真

软件:Quartus

语言:Verilog

代码功能:

FSK调制解调器:

1、设计实现FSK调制功能,输出2FSK调制波形。

2、使用2种不同频率的正弦波

3、对FSK调制波形进行解调,能正确解调出原信号。

FPGA代码Verilog/VHDL代码资源下载:www.hdlcode.com

演示视频:

设计文档:

1. 工程文件

2. 程序文件

3. 程序编译

4. Testbench

5. 仿真图

整体仿真图

解调模块仿真图

部分代码展示:

//FSK解调模块
module FSK_demodulation(
input clk,//时钟250KHz
input reset,
input [11:0]sin_out,//调制波形路(20K 和 10K)
output reg demodulation_signal//解调输出信号
);
//解调原理:取FSK波形的信号最高位,最高位信号为方波信号,且占空比为50%左右
//20K 和 10K波形对应最高位方波信号的频率也不相同,且其方波高电平时间也不相同
//不同的高电平时间对应不同频率,根据该差异进行解调
reg fsk2_bit;
reg fsk2_buf;
//最高位信号为方波信号,且占空比为50%左右
always @(posedge clk)
   begin
      if (sin_out[11] == 1'b0)//根据sin_out的最高位输出fsk2_bit
         fsk2_bit <= 1'b1;//输出高电平
      else
         fsk2_bit <= 1'b0;//输出低电平
   end
always @(posedge clk)
   fsk2_buf <= fsk2_bit;//将fsk2_bit通过D触发器缓存
   
reg [7:0]count;   
always @(posedge clk)
if(reset == 1'b1)
count <= 8'b00000000;//复位
else

点击链接获取代码文件:http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=549

  • 2-240112153523563.doc
    下载

相关推荐