混合键合

异构集成推动封装缩放进入新阶段，从传统的集成与聚合转向集成与去聚合的新范式。封装缩放聚焦于互连结构的微缩化，包括缩减和扩展两个维度。互连技术沿微凸块到混合键合路径演进，从传统焊料凸块到无焊料热压键合再到混合键合，键合节距不断缩小。玻璃基板技术满足高密度互连需求，因其优异的物理和电气性能。D2W键合工艺应对良率和对准精度挑战，通过创新技术和优化工艺提高键合质量。混合键合制造面临材料与工艺复杂性，需要解决铜表面清洁度、晶粒结构和平坦度等问题。3D系统架构从2.5D向全3D集成演进，通过硅通孔技术实现垂直互连，催生了Wafer-on-Wafer和Chip-on-Wafer等多层混合集成架构。

混合键合技术通过金属与介电材料的同时键合，实现了芯片间的高密度、低延迟连接，显著提升通信带宽与速度，降低寄生效应，适用于3D和2.5D封装，成为下一代关键互连技术，推动异构集成和高性能计算的发展。

集成芯片间的竞争日益激烈，英特尔、台积电和三星代工都在提供全3D IC的基础组件，以实现性能提升和功耗降低。据Future Market Insights预测，3D IC和2.5D IC封装市场将以9.0%的年复合增长率增长，至2035年市场规模将达到1380亿美元。中国以12.2%的增速领先全球市场。 芯片集成技术，尤其是芯粒（Chiplet）为核心的异构集成，成为推动行业发展的关键方向。通过先进封装技术，芯粒可以在单一封装内实现高效集成，优化成本与性能。EDA工具和方法、数字孪生、多物理场仿真等技术革新，以及先进设备的支持，对于实现3D集成至关重要。 混合键合设备是实现高性能计算的关键设备，荷兰的BESI公司和韩国的韩美半导体等企业在该领域取得显著进展。国内厂商如拓荆科技和迈为股份也开始布局混合键合设备。 存算一体技术解决了传统计算架构中的“冯·诺依曼瓶颈”，通过3D封装工艺实现高带宽内存与逻辑计算芯片的垂直堆叠，降低数据搬运的能耗与延迟。国际和国内半导体厂商都在积极布局存算一体技术，推出商业化产品。

混合键合技术因其在高密度互联和小型封装尺寸方面的显著优势，正迅速成为先进封装领域的热门话题。尤其是在HBM（High Bandwidth Memory）应用中，混合键合技术有望在未来取代传统的热压键合（TCB）技术，成为主流解决方案。多家半导体巨头，如三星、SK海力士和美光，已经开始投资和采用混合键合技术，以应对不断加速的内存更新换代需求。与此同时，设备制造商如BESI和ASMPT也在积极推动混合键合设备的研发和生产，预示着这一技术将在未来的半导体行业中扮演重要角色。

1975年某天的中国香港午后，维多利亚港阴云密布，站在岸边的27岁年轻人林师庞眉头紧锁。