文章

• 【FPGA实战】一个比特转换字节模块的设计与实战

  本文介绍了一个名为`user_bit2byte`的串转并转换器模块，适用于FPGA设计中的单bit串行至8-bit并行字节的转换。该模块使用简单的8位移位寄存器和3位计数器实现，并具备LSB-FIRST接收顺序、自动组包和握手清晰的特点。其典型应用场景包括单线通信协议解码、ADC/DAC接口适配、UART/SPI前端处理和状态信号汇聚。通过配套的testbench进行了复位、正常传输和抗间隔能力测试，确保设计正确性。欲了解更多信息，请关注公众号“我是小灰灰的FPGA”，回复关键词“user_bit2byte”。

  小灰灰的FPGA

  175

  17小时前

  转换器 FPGA设计
• 数字隔离器，光伏微型逆变系统中的安全核“芯”

  微型逆变器（Micro Inverter）是一类能够实现组件级最大功率点跟踪（Module-level MPPT）的光伏逆变设备，它将逆变器单元与单个光伏组件进行集成，使每个光伏组件均具备独立的直流升压、交直流转换以及最大功率点跟踪能力。由于各组件之间相互独立，光伏系统能够有效降低组件失配、局部遮挡、朝向差异等因素带来的功率损失，从而提升系统整体的发电效率和输出功率。 但在光伏系统通过微型逆变器获

  华普微 HOPERF

  249

  09/03 11:08

  隔离器 微型逆变器

  
• 筑牢AI算力时频底座｜YXC扬兴科技亮相深圳 ELEXCON 2026

  YXC扬兴科技将携超低抖动、高精度、高可靠、小型化时频整体时频解决方案参展，以AI算力基础设施为核心，适配高速率光模块、人形机器人、北斗定位、工业控制、智能终端等多行业场景，提供面向国产硬件的时钟解决方案，共探AI时代时频技术创新路径。

  深圳扬兴科技有限公司

  206

  09/01 16:59

  人形机器人 电子元器件

  
• 晶振怎么选？一文看懂无源晶振与有源晶振的区别及选型方法（2026）

  在MCU、通信模块、工业控制、网络设备等硬件设计中，晶振的作用就是为芯片提供稳定、准确的时钟基准。芯片运行、数据通信、定时计数等功能，都离不开稳定的时钟信号。 但晶振选型并不是简单地“看频率、选封装”。对于刚接触晶振的工程师来说，首先要分清无源晶振和有源晶振的区别，再根据不同类型关注对应参数。 01、无源晶振和有源晶振有什么区别 无源晶振：需要芯片提供振荡电路 无源晶振（Crystal）本质上是石

  深圳扬兴科技有限公司

  406

  08/31 16:05

  晶振 有源晶振

  
• 8K视频处理器FPGA时钟方案，SYKB1042E多通道PLL实现及以太网多路时钟

  随着4K/8K广播视频设备普及，基于FPGA架构的视频处理器，同时要处理SDI、HDMI2.1多路收发、DDR图像缓存、多路网口、音频Codec、MCU外设。多源异步输入场景下，同源时钟，影响整机图像稳定性、接口可靠性。 传统多晶振方案，各路时钟不同源，BOM器件多、PCB占用面积大，音视频同步调试工作量大。SYKB1042E(Q5)高性能多通道PLL时钟发生器，单芯片+1颗参考晶振，输出四路时钟

  深圳扬兴科技有限公司

  189

  08/31 16:05

  时钟芯片 FPGA设计

  
• MR30分布式IO & MBox20边缘计算网关赋能半导体产线数字化升级

  明达智控利用MR30高性能分布式IO与MBox20边缘计算网关，打造半导体硅片切割清洗全流程自动化控制+数据采集一体化方案，兼容欧姆龙PLC，基于EtherCAT总线实现高精度实时控制与全点位信号采集，显著提升硅片切割清洗精度与良品率，助力半导体精密产线国产化智能化升级。

  明达智控

  362

  08/28 14:16

  边缘计算 边缘智能网关
• 操作实例 | 明达边端通用网关OPC UA数据采集

  本节详细介绍了明达边端通用网关与西门子S7-1200PLC通过OPC UA通讯方式实现数据采集功能的操作方法；其中明达网关作为OPC UA 客户端，S7-1200PLC作为OPC UA服务端，明达网关其它基础操作请参考网关用户手册。 一、调试准备 二、建立采集服务 2.1、新建采集通道 鼠标放置网关配置页面最左侧，选择采集服务；点击“新建通道”，进入采集通道配置界面，进行采集通道配置。如下图： 1

  明达智控

  670

  08/28 14:16

  数据采集 OPC

  
• 【期刊共读】如何应对 FPGA 短缺常态？

  导语 全球 FPGA 交付周期都从 8 周飙至 52 周甚至更久？高端器件一芯难求，传统设计方法正在让项目陷入被动。是时候把供应链可用性当作工程参数，重新规划您的器件选型和供应策略~ 本文提供五大思路， 助您在供货紧张的常态下，依然保持项目推进节奏。 缺货现实：什么造成了缺货？ 一场技术资源争夺战正在上演。追求更大、更优、更快的 AI 竞赛需要越来越多的计算能力。麦肯锡预测，为了跟上 AI 发展步

  ALINX 官方

  354

  08/28 11:06

  FPGA FPGA开发板
• DS1302ZN国产替代选型：D1302F RTC芯片兼容方案与驱动指南

  扬兴科技（YXC）推出的 D1302F 充电计时芯片，是 DS1302ZN 实时时钟（Real-Time Clock, RTC）芯片的 Pin-to-Pin 国产替代方案。该芯片在引脚定义、寄存器映射与通信时序上实现完全兼容，原有驱动程序无需修改即可直接运行，为工业控制与物联网终端提供低成本、零风险的国产化替代路径。 1. DS1302ZN 国产替代方案：D1302F 软硬件兼容性解析 引脚定义与

  深圳扬兴科技有限公司

  286

  08/26 20:13

  DS1302 实时时钟
• PROFINET交换机品牌大盘点｜进口稳、国产兴，工业组网该怎么选？

  PROFINET 交换机品牌大盘点｜进口稳、国产兴，工业组网该怎么选？ 在智能制造升级浪潮之下，PROFINET 已经成为自动化产线最主流的工业以太网总线，广泛应用于汽车制造、锂电、智能配料、半导体、物流分拣等场景。而PROFINET 工业交换机，就是整条产线通讯网络的基石。交换机一旦选型失误，就极易出现网络抖动、设备掉站、伺服失控、产线无故停机等故障，给工厂带来不小的生产损失。今天我们就盘点当下

  明达智控

  520

  08/26 18:26

  自动化 交换机
• FPGA为什么劝退了这么多自学者？

  很多人刚接触FPGA时，都会有一个想法:网上教程这么多，买一块开发板跟着学，不就可以入门了吗？但其实真相是：1.资料太多，根本不知道学什么，也不知道是对是错？刚开始搜索FPGA教程，你会看到数字电路Verilog、Vivado、仿真、开发板、时序约束等等很多内容，问题不是没有资料，而是你看到的资料太多、太散，因为不了解你会判断不出哪些是必须要会的、哪些是可以先跳过，也不知道学到什么程度你就算跨过入门到下一阶段了，甚至学错了都不知道…

  芯火平台

  237

  08/24 09:38

  FPGA

  
• 机器人视觉相机为何需要高稳定时钟，YSO110TR有源晶振提升感知精度

  随着工业机器人、人形机器人、AGV/AMR等智能设备快速发展，机器人视觉正在从传统图像采集向3D视觉、AI识别、多传感器融合等方向升级。视觉系统需要完成图像采集、数据传输、图像处理和目标识别，而稳定的时钟信号是保障整个视觉链路可靠运行的重要基础。 在机器人视觉相机中，晶振主要为图像传感器、MCU、SoC及接口芯片提供参考时钟。随着相机向高分辨率、高帧率、小型化方向发展，对晶振的频率稳定性、相位抖动

  深圳扬兴科技有限公司

  280

  08/22 10:58

  机器人 晶振

  
• 工厂大模型怎么落地？纵横智控EC700边缘推理的7个典型场景

  开篇 工厂大模型落地，难点不在模型，在数据和算力放哪里。先把结论说清楚：把推理下沉到车间边缘，用工业级设备就近处理现场数据，是当前成本最低、见效最快的路径。纵横智控EC700就是为这件事设计的一台边缘推理盒。 浙江一家冲压件厂的设备主管老周，把振动传感器接进一个紧凑的小盒子里。盒子就地跑预测模型，轴承磨损提前三天预警，避免了一次意外停机。换作以前，这套数据要上传云端，来回十几秒，还要专人维护。现在

  成都纵横智控科技有限公司

  436

  08/22 10:56

  AI算力 工业计算机
• 晶振和时钟芯片怎么选？从频率误差到应用场景，这篇全解答

  石英晶体振荡器（CrystalOscillator，简称晶振）与时钟发生器/缓冲芯片（ClockGenerator/ClockBuffer，简称时钟芯片）是电子系统中两类核心的时钟元器件。 晶振负责产生稳定的基础频率信号，时钟芯片则负责对时钟信号进行加工、分配与管理。两者的功能定位、工作原理及应用场景存在本质差异。 一、晶振与时钟芯片的工作原理和内部结构 1.晶振的物理谐振机制 石英晶体振荡器利用

  深圳扬兴科技有限公司

  404

  08/21 11:05

  MCU 有源晶振

  
• 【FPGA实战】：一个带包边界保护的AXI-Stream FIFO模块的设计与实战

  在FPGA高速数据流设计中，FIFO是最常用的缓冲单元。但传统FIFO有个致命盲区：它只管"先进先出"，却不管"包完不完整"。想象一下，网络数据包写到一半，读取端就开始往外吐数据——下游接收到的只是个"碎包"，协议解析直接崩溃。

  小灰灰的FPGA

  336

  08/21 08:39

  fifo
• 抑制高速数据传输时钟抖动：YXC低相噪恒温晶振(OCXO)解析

  在100G至1.6T光通信等高速数据传输系统中，抑制时钟抖动（Jitter）与相位噪声（Phase Noise）是保障信号完整性的核心。扬兴科技（YXC）低相噪恒温晶体振荡器（OCXO）通过恒温控制提供高稳定时间基准，有效降低误码风险。 1. 高速数据传输中时钟抖动与相位噪声的影响 时钟信号在高速数据采样中的基准作用 1G至1.6T光通信已进入实际应用。数据速率提升对时钟信号质量提出严苛要求。时钟

  深圳扬兴科技有限公司

  571

  08/20 11:32

  晶振 恒温晶振

  
• 【FPGA实战】：二进制转BCD“移位加3”算法

  在FPGA开发中，我们习惯与二进制打交道，逻辑运算、状态机跳转，无一不是0和1的舞蹈。然而，当系统需要与人交互——比如在数码管上显示当前计数值，或者向上位机发送测量结果时，如何让它在数码管上显示为"123456"，而不是让人去心算十六进制？

  小灰灰的FPGA

  463

  08/20 08:53

  FPGA 二进制

  
• 【FPGA实战】：一个任意边沿检测模块的设计与实战

  在FPGA/ASIC设计中，边沿检测是基础需求，用于捕捉信号跳变瞬间。本文介绍了一种使用两级D触发器实现边沿检测的方法，并详细解释了其工作原理及其在按键消抖、状态机跳转、脉冲计数和总线协议解析中的典型应用场景。最后，通过仿真验证展示了模块的有效性。

  小灰灰的FPGA

  682

  08/20 08:53

  FPGA ASIC
• 艾睿、安富利业绩大幅增长：100亿、83亿！元器件销售全面复苏

  全球半导体市场的强劲增长，正持续反映到分销商的业绩上。艾睿和安富利上季度财务表现均录得同比环比的大幅提升，全球多个区域市场销售同步走高。

  满天芯

  506

  08/19 08:56

  半导体市场

  
• 【FPGA实战】：一个展宽移位 CDC 模块的设计与实战

  在多时钟域的FPGA设计中，跨时钟域（CDC，Clock Domain Crossing）问题犹如一颗定时炸弹。处理不当，轻则数据错乱，重则系统崩溃。虽然简单的单比特信号可以用“打两拍”解决，但在实际工程中，我们经常面临更复杂的场景：

  小灰灰的FPGA

  189

  08/19 08:31

  FPGA设计 时钟域

正在努力加载...