以太网接口PCB布局的工程规则与信号完整性原理

以太网接口的PCB布局质量，可以直接决定信号完整性测试是否一次性通过。许多工程师在原理图阶段选对了变压器、PHY芯片和防护器件，却因为Layout中的几个关键规则被忽视，导致回波损耗超标、辐射发射过不了认证、甚至PoE供电时变压器磁芯饱和。本文从信号完整性和EMC的基础物理原理出发，系统梳理以太网接口Layout中五条核心规则——差分对100Ω阻抗控制、数字地与机壳地的严格分区、变压器下方所有层挖空、防护器件与Bob Smith电路的就近放置、以及RJ45与变压器的距离限制。每一条规则都配有其背后的物理原理和违反规则的典型后果，并结合沃虎网络变压器、RJ45连接器和防护器件的封装特性给出对应的Layout建议。全文聚焦规则背后的物理原理，不作具体项目教程。

1 差分对走线：100Ω阻抗与等长控制

1.1 为什么是100Ω差分阻抗

以太网差分传输线的特性阻抗被IEEE 802.3标准统一为100Ω±10%。这个数值并非任意选择，而是在双绞线几何结构、绝缘材料介电常数和制造成本之间权衡的最优解。当PCB上的差分微带线或带状线的特性阻抗偏离100Ω时，信号在传输路径上遇到阻抗不连续点会发生部分反射。反射信号叠加在原始信号上，在接收端表现为眼图闭合、抖动增大，严重时导致误码。

从PHY芯片的MDI引脚到网络变压器初级，以及从变压器次级到RJ45连接器引脚，这两段差分走线都需要严格维持100Ω差分阻抗。阻抗由线宽、线间距、介质厚度和介电常数四个变量共同决定。对于FR-4板材（εr≈4.2），表层微带线的典型参数为：线宽约0.25mm，线间距约0.2mm，参考第二层地平面，可实现100Ω差分阻抗。具体数值需使用PCB厂商提供的层叠结构和阻抗计算工具进行精确计算。

沃虎网络变压器和RJ45连接器的数据手册中通常标注了推荐焊盘尺寸和差分阻抗要求。例如WHDG24102PTG（千兆DIP变压器）和WHSG24002TG（千兆SMD变压器）的规格书中均包含了推荐的PCB焊盘图形，工程师可据此在Layout软件中建立正确的封装和走线约束。

1.2 差分对等长与过孔限制

差分对的另一项硬性约束是组内等长。差分信号的两个半臂必须在时序上严格对齐，否则会引入共模噪声分量和码间干扰。对于千兆以太网（125MHz时钟），差分对组内长度差通常要求控制在±5mil（约0.127mm）以内。2.5G/5G/10G速率下，这一容差进一步收紧至±2mil。

过孔对差分信号的影响体现在两个层面：一是过孔本身引入的阻抗不连续（寄生电容和寄生电感），二是两个差分信号的过孔位置不对称导致的时序偏差。因此，差分对上的过孔应尽量成对使用，且两个过孔的位置和尺寸完全对称。每对差分线上过孔数量不应超过2个——即从PHY到变压器最多经过2个过孔，从变压器到RJ45也最多经过2个过孔。

📐 规则一：差分对阻抗与等长

差分阻抗100Ω±10%，组内等长≤5mil（千兆）或≤2mil（2.5G以上），每对差分线过孔≤2个。线宽和线间距由PCB层叠结构计算确定，不可直接套用其他项目的参数。

2 地平面分区：数字地与机壳地的物理隔离

2.1 为什么必须分开两个地

以太网接口横跨两个电气域：PHY芯片侧属于数字电路域（数字地GND），网线和RJ45屏蔽壳侧属于外部环境域（机壳地CHASSIS_GND）。数字地上有MCU、PHY芯片和开关电源产生的高频开关噪声，频谱从数百kHz延伸到数百MHz。如果数字地与机壳地直接大面积连接，这些噪声会通过机壳地传导到RJ45屏蔽壳和网线上，使网线成为高效的辐射天线。

反之，网线上耦合到的外部共模噪声（雷击感应、电机火花）如果直接进入数字地平面，会使数字电路的参考地电位波动，导致逻辑错误甚至芯片损坏。因此，数字地和机壳地必须严格分开，仅在一点通过安规电容（通常1nF/2kV）连接。这个电容提供高频共模噪声的旁路通路，同时阻断直流和低频电位差形成的地环路。

2.2 变压器两侧的地域划分

网络变压器是数字地与机壳地的天然分界线。变压器的初级侧（线缆侧）所有元件——包括RJ45连接器、Bob Smith电路、GDT——都连接机壳地。变压器的次级侧（PHY芯片侧）所有元件——包括PHY芯片、次级中心抽头的偏置电路、TVS管——都连接数字地。变压器的初级地与次级地之间唯一的连接就是那颗安规电容，它应放置在变压器正下方或紧邻变压器的位置。

沃虎网络变压器如WHDG24102PTG（DIP封装）和WHSG24002TG（SMD封装）在规格书中标注了初级和次级引脚的明确分组，Layout时可根据引脚编号直观地划分两侧的地域。DIP封装变压器的引脚间距天然形成了隔离带的起点，SMD封装则需要在变压器下方明确画出禁铺铜区域。

📐 规则二：数字地与机壳地严格分区

变压器初级侧接机壳地，次级侧接数字地，两者仅通过一颗1nF/2kV安规电容单点连接。该电容放置在变压器正下方或紧邻位置。两个地平面在变压器下方必须完全断开，禁止任何形式的直接连接（包括散热铜皮、螺丝孔等）。

3 变压器下方挖空：寄生电容的隐形杀手

3.1 变压器下方铺铜的物理后果

这是一个在Layout中经常被忽视的规则。网络变压器内部有线圈、磁芯和共模扼流圈，这些元件在工作时会产生交变电磁场。如果在变压器下方的PCB各层（顶层、内层、底层）保留铜皮——无论是数字地的铺铜还是信号走线——这些铜皮会与变压器线圈形成寄生电容。

这个寄生电容的危害体现在两方面：一是它为变压器初次级之间的共模噪声提供了额外的耦合通道，削弱了变压器的隔离效果，使得原本应该被变压器阻挡的共模噪声通过寄生电容跨过隔离屏障；二是它改变了变压器引脚之间的寄生参数平衡，恶化共模抑制比。实测表明，变压器下方全部挖空的设计比下方有地平面的设计，在100MHz频段的共模抑制比可提升5~8dB。

3.2 挖空区域的范围

挖空区域应略大于变压器的机械轮廓，通常比变压器外形大1~2mm。所有PCB层——包括顶层信号层、内层地层、内层电源层和底层信号层——在该区域内均应禁止铺铜。挖空区域的边界应清晰明确，不应有残留的铜皮岛或孤铜。

对于SMD封装的变压器如沃虎WHSG24002TG，其封装尺寸为标准的SMD焊盘排列，Layout时可将Keep-Out区域绘制为一个略大于焊盘外接矩形的多边形。对于DIP封装的变压器如WHDG24102PTG，由于通孔引脚穿透所有PCB层，挖空区域应覆盖所有引脚钻孔及其周边区域。

📐 规则三：变压器下方所有层挖空

以变压器机械轮廓为基准，向外扩展1~2mm形成的矩形区域内，所有PCB层禁止铺铜。该规则对DIP和SMD封装变压器同样适用。挖空区域边界清晰，无孤铜残留。

4 防护器件与Bob Smith电路的布局

4.1 GDT与TVS的就近原则

防护器件的布局遵循一个核心原则：被保护器件与防护器件之间的距离越短，防护效果越好。这条规则的物理依据是PCB走线的寄生电感。在浪涌和ESD事件中，电流变化率（di/dt）极高，走线上的寄生电感会产生显著的电压尖峰（V=L×di/dt），削弱防护器件的钳位效果。

具体来说，GDT应放置在RJ45连接器屏蔽壳引脚附近（<5mm），GDT的接地引脚直接通过多个过孔连接到机壳地平面。TVS/ESD管应放置在变压器次级引脚附近（<5mm），走线先经过TVS再到PHY芯片——即TVS管必须在信号路径上，而不是从信号路径旁路挂载。这种“先防护、后受保护”的拓扑确保ESD电流优先流经TVS管，而不是PHY芯片的脆弱引脚。沃虎防护器件如WHGT090V1P0A（GDT，90V击穿）和WHTA3V30P8B（TVS，3.3V，0.8pF）的推荐Layout均在规格书中有图示。

4.2 Bob Smith元件的就近放置

Bob Smith电路中的75Ω电阻和1nF高压电容应尽可能靠近RJ45连接器的对应引脚。1nF电容的接地端应通过独立的过孔直接连接到机壳地平面，不应通过长走线连接到远处的接地点。电容的接地引脚与RJ45屏蔽壳的接地引脚可以共用机壳地的过孔阵列，但不应与数字地产生任何连接。如果Bob Smith电路距离RJ45太远（>10mm），走线的寄生电感会削弱高频共模旁路效果，使Bob Smith网络在100MHz以上的抑制效能大打折扣。

📐 规则四：防护器件与Bob Smith电路就近放置

GDT距RJ45外壳引脚<5mm，TVS距变压器次级引脚<5mm，信号先经TVS再到PHY。Bob Smith的75Ω电阻和1nF电容距RJ45引脚<10mm，电容接地端独立过孔接机壳地。

5 RJ45与变压器的距离限制

5.1 为什么距离不能太远

RJ45连接器与网络变压器之间的差分走线长度是影响回波损耗的一个重要因素。这段走线位于变压器初级侧，参考机壳地平面，其阻抗连续性和长度直接影响信号从网线到变压器的传输质量。IEEE 802.3标准建议这段走线长度不超过25mm（约1英寸）。实际工程中，越短越好——理想情况下RJ45引脚直接紧邻变压器引脚。

如果这段走线过长，不仅增加了阻抗不连续点的风险，还会使差分信号在这段无屏蔽的走线上辐射更多EMI能量。同时，长走线意味着更大的回路面积，更容易耦合外部噪声。对于2.5G/5G/10G等高速率以太网，这段距离的限制更为严格，建议控制在15mm以内。

5.2 集成RJ45的优势

集成磁模块的RJ45连接器从根本上解决了这段距离问题——变压器封装在RJ45壳体内部，变压器到RJ45弹片的走线长度仅数毫米，远短于任何分立方案。这就是集成RJ45在EMC预认证中通过率更高的物理原因。沃虎集成RJ45如SYT111Q032BA2A1D（千兆集成变压器）和SYT411Q199DB2A1DP（千兆集成变压器、PoE+）将这段走线从分立方案的数十毫米压缩至壳体内部的几毫米，显著降低了Layout难度和信号完整性风险。

📐 规则五：RJ45与变压器距离控制

RJ45连接器与网络变压器之间的差分走线长度≤25mm（千兆及以下），≤15mm（2.5G以上）。优先选择集成磁模块的RJ45连接器，将这段距离从根本上压缩至最小。

6 五条规则的协同效应

上述五条规则不是孤立存在的，它们共同构成了以太网接口信号完整性和EMC设计的基础框架。差分阻抗控制和等长走线保证了信号的传输质量；数字地与机壳地的分区和变压器下方挖空阻断了共模噪声的耦合路径；防护器件的就近放置确保了浪涌和ESD能量的有效泄放；RJ45与变压器的短距离连接减少了辐射发射和噪声耦合。五条规则中任何一条被忽视，都可能导致链路性能在某个环节出现短板，而短板的效应往往在EMC暗室或现场运行数月后才暴露，届时整改成本远高于Layout阶段多花一小时的投入。

7 总结

以太网接口的PCB布局不是单纯的“连线画板”，而是一个需要在信号完整性、EMC防护和生产工艺之间寻找平衡的系统工程。差分阻抗100Ω和组内等长控制是信号质量的基石；数字地与机壳地的严格分区是阻断共模噪声的根本手段；变压器下方挖空是保障共模抑制比的关键细节；防护器件和Bob Smith元件的就近放置决定了浪涌防护和EMI旁路的实际效果；RJ45与变压器的短距离连接减少了整条链路的辐射风险。理解这五条规则背后的物理原理，硬件工程师可以在Layout阶段就规避大部分EMC问题，避免将压力全部转移到后期的暗室整改中。沃虎电子通过完整的网络变压器、集成RJ45和防护器件产品线，配合规格书中的推荐Layout图形和封装库，为工程师的PCB设计提供了扎实的器件和文档支撑。