Innovus Power Switch Prototyping 实操：MTCMOS 电源开关原型规划，提前规避 PI 收敛失败

1、概述

Power Switch Prototyping是Innovus平台面向低功耗MTCMOS设计的早期电源开关原型规划技术，主要应用于芯片Floorplan阶段。该技术无需门级网表支撑，仅依托UPF电源域定义与标准单元库参考模型，即可完成PSO可关断电源域的电源开关阵列虚拟建模、排布规划与供电能力预评估，是先进工艺低功耗物理实现中规避后期PI收敛失败、大幅降低迭代成本的核心前置流程。

在芯片低功耗设计中，CPU、NPU等功能模块普遍采用Power Gating关断功耗，需要大量MTCMOS Header电源开关单元实现常开电源到可关断电源的供电转换。电源开关单元数量多、排布密集，会直接影响芯片面积、电源网格分布、压降与上电稳定性。若等待网表导入、正式布局布线后再规划开关阵列，极易出现区域拥塞、局部IR Drop超标、上电浪涌电流过大、Sleep控制链时序失效等问题，引发大规模ECO返工。而Power Switch Prototyping正是为解决该痛点而生，在设计最早期完成电源方案定型。

该技术核心特点为虚拟化预演、无网表建模、方案可迭代。流程前期仅需导入工艺文件、单元LEF、UPF电源意图文件与电源域版图信息，即可开展工作。选取真实MTCMOS单元作为参考模型，自主选择列排、行排、边界排布、分布式排布四种布局模式，并可通过固定间距或自动计数的方式，依据电源域总负载电流、单开关单元载流能力，精准计算所需开关数量，快速搭建虚拟电源开关阵列。

完成原型排布后，工具会自动构建虚拟供电网络，将开关输出端与电源域内部PG网格连通，支撑早期电源完整性分析。设计者可基于原型模型提前规划电源Ring与Stripe密度，导出电源网络数据进行IR Drop、EM电迁移、上电Rush Current仿真，提前排查开关阵列间距不合理、载流能力不足、电源网格支撑性差等瓶颈问题，快速迭代最优排布方案。

总体而言，Power Switch Prototyping是低功耗物理实现的前置风控核心流程。它通过早期虚拟建模，完成电源开关排布、电源网格规划、供电能力验证的全流程预演，提前锁定电源方案，从根源上规避中后期PI、EM、时序及拥塞问题，大幅提升芯片低功耗设计的收敛效率与稳定性，是高端芯片MTCMOS电源域实现的必备关键技术。

2、工具实现

1.1前置 LEF 准备（Prototyping 必前置）

Power Switch 布局分为 Column 内部排布、Ring 边界排布 两种风格，LEF 属性必须提前配置，否则原型仿真不收敛。

Column Style（域内阵列排布，主流）适用于普通 PSO 电源域铺满开关阵列

Cell 属性： CLASS CORE  + 标准 SITEPG Pin 完整定义电源地连接

Cell 高度必须为标准单元行高整数倍

提前确定：Switch 水平 Pitch、列间距

Ring Style（边界环绕排布，Macro 硬化域专用）适用于 Macro 四周环绕Power Switch

Cell 属性： CLASS RING （推荐添加 XY/R90 对称属性）无需绑定 SITE

必须引出两根控制信号

• • enableNetIn ：开关链驱动输入
  • enableNetOut ：开关链尾部反馈输出

1.2Prototyping 必需电气参数（工具仿真输入条件）

做 IR / RushCurrent / Leakage 仿真必须喂入两类参数：电源域整体参数 + 单开关器件参数。

1.power domain整体电气参数

2.单 Switch Cell 器件参数

可读取  .char  文件或手动赋值。

1.3Prototyping 七大核心仿真模式

核心逻辑：通过原型扫描，在 IR / RushCurrent / 面积 / 漏电 / 上电速度 之间找最优折中

模式1：自动计算最优开关数量

自动求解满足 IR、漏电、上电约束的最少开关数。

addPowerSwitch -column -prototypeNumberSwitches 1

模式2：开关数量扫描（面积 vs IR vs Rush 折中）

区间枚举开关数量，批量输出：IR、峰值浪涌、面积、漏电、Pitch 报表。

addPowerSwitch -prototypeSweepSwitchNumber {100 200 10}

工程规律：开关越多 → IR越小、漏电越大、上电浪涌越大、面积开销越大

模式3：Chain Depth 扫描（单链开关个数遍历）

遍历单条Sleep链串联开关数量，优化时序与上电速度

addPowerSwitch -prototypeSweepChainDepth {100 200 10}

模式4：给定上电时间，反推最小/最大链深

根据目标rampUpTime  自动求解合理 Chain Depth。

addPowerSwitch -prototypeChainDepth 1 -prototypeMinChainDepth 1 -prototypeMaxChainDepth 1 -rampUpTime {min max}

模式5：固定链深，预测上电时间

给定每条链开关数量，仿真得出实际上电爬升时间。

addPowerSwitch -column -prototypeRampUpTime 1 -rampUpChainDepth 10

模式6：限定最大浪涌电流，反推并行链数量

防止瞬间大电流冲垮电源网络，由  maxRampUpCurrent  求解并行链数。

addPowerSwitch -prototypeChainDepthGivenRampUpCurrent 1 -maxRampUpCurrent 0.088

模式7：限定浪涌电流，求解最优Buffer Delay

微调 Sleep Buffer 延时，匀化上电瞬间电流尖峰。

addPowerSwitch -column -prototypeDelayGivenRampUpCurrent 1 -maxRampUpCurrent 0.088 -rampUpChainDepth 10

1.4Chain 结构对上电特性的核心规律

1. 并行 Chain 越多

等效导通电阻越小 → 上电越快 → Rush Current 越大（风险高）

2. 单条 Chain Depth 越长

开关逐级打开、延时拉开 → 上电变慢 → Rush Current 越小（更安全）

3.最优工程策略平衡

「上电速度」与「瞬态浪涌」，通过调节 ChainDepth + 并行Chain数 做折中收敛。

可用参数硬控单链长度：addPowerSwitch -maxChainDepth 4

1.5关键辅助选项

-protoReportFile ：导出所有原型仿真数据报表

-commitPrototype 0 ：只仿真、不实际摆放（迭代阶段默认）

-commitPrototype 1 ：仿真最优方案后落地真实摆放 -maxIrPercent /

-maxLeakagePercent ：百分比约束收紧裕量

1.6标准最简可运行原型仿真脚本

addPowerSwitch-column

-powerDomain PD_GATED

-globalSwitchCellName HEADER

-enableNetIn pso_in

-enableNetOut pso_out

-leftOffset 15.0-horizontalPitch 150.0

-totalPower 1.0m -voltage 1.0

-maxSwitchIR 10m -maxLeakageCurrent 2u

-loadCapacitance 1u -pgInductance 0.1n

-numberSimultaneousRampUpChain 4

-prototypeNumberSwitches 1

-protoReportFile proto.rpt

-commitPrototype 0

3、各个参数怎么来

3.1从PI仿真库中来

可以从Voltus cl文件或者redhawk apl文件得到。

3.2APL文件

APL 全称 Apache Power Library，是 RedHawk / RedHawk-SC 里做 高精度动态 IR Drop 和功耗分析用的电流库文件。它比单纯用  .lib  估算动态电流更准，因为 APL 里存的是晶体管级仿真得到的真实开关电流波形和状态相关电容模型。

3.3APL表征输入与输出文件说明

3.3.1表征输入

生成APL库所需输入：

• • Spice网表、器件PDK模型
  • 单元Liberty时序功耗库、LEF版图文件
  • PVT、负载等仿真设计条件。

3.3.2表征输出参数清单

表征后提取得到如下电气参数，作为APL建模数据源：

1. switching delay 翻转延迟

2. leakage current 漏电流

3. output-state dependent decoupling capacitance (intrinsic decap) 与输出状态相关的耦合电容（单元本征去耦电容）

4. equivalent power circuit resistance（ESR, Effective Series Resistance）等效电源回路电阻（串联等效电阻）

5. current waveforms 电流波形

6. Power-up decap 上电去耦电容

3.3.3输出文件分组（3类）

表征结果拆分至3类独立文件，按corner区分。

1. Switching waveform files 翻转波形文件默认命名： .current 。

内容：库内每个单元，覆盖全部翻转条件的电流配置波形。

如下截图是Redhawk APL表征的 .current 电流波形文件内容示例。按不同VDD、输入激励、输出rise/fall状态，存储VDD/VSS引脚电流脉冲三参数：peak峰值电流、area总电荷、width脉冲宽度。工具使用这三个参数实时合成三角电流波形，用于动态电源噪声、动态IR、AC-EM仿真；多电压点查表，支持电压插值。

对应的实时合成的电流波形示例。

2. Decap files 稳态去耦电容文件

默认命名： .cdev

内容：每个单元的稳态本征去耦电容、ESR、漏电流。

.cdev 是 Redhawk AL 表征的稳态去耦参数文件，是构建 APL 电源库的三大核心输入之一，配合 .current 翻转电流文件、.pwcdev 上电电容文件使用。该文件基于指定 PVT 工况，记录单元稳态电气参数，包含等效稳态电容 ESC、电容串联寄生电阻 ESR、静态漏电流 Leakage。工具区分输出高低稳态状态，用于适配标准单元与电平状态相关的本征去耦电容；而 MIM 类显式 DECAP 单元高低态参数一致。.cdev 仅表征常态稳态特性，用于静态 IR、漏电功耗、常规动态电源噪声仿真，不支持上电斜坡与浪涌电流仿真，最终编译入库为 Redhawk PI、EM 签核提供精准单元去耦模型。

如下图片为内容示例。

3. Power-up decap files 上电去耦电容文件默认命名： .pwcdev

内容：ramp up时本征电容随电压变化的动态分段线性关系，附带每个单元ESR、漏电流，用于上电rush-current仿真。

4、PSO链上物理实现的特殊处理

power switch chain在做物理实现时。PSO上方的pg plan需要考虑IR drop和等效电阻等因素，还需考虑局部绕线资源的富足性，所以PSO上方的pg pattern方案需要综合评估和调整。

另外，PSO上的AON buffer一般也有一些特殊处理。