芯耀
与非AI
34
本文基于圣邦微电子 ANC202503001《SGM61630 系列 Buck 变换器重构为反向 BuckBoost 变换器的设计与实现》REV.A 版本，讲解利用常规 Buck 芯片实现负电源轨的拓扑重构方案。医疗、测试测量仪器经常需要输入输出共地的负电压供电，无需专门负电源芯片，修改 Buck 功率级拓扑与外围辅助电路，即可实现反向 Buck‑Boost 输出负压。本文完整还原拓扑原理、器件应力、使能 / SYNC/PG 辅助电平转换电路、计算公式、24V 输入转‑15V/1.5A 完整设计实例与实测波形，全部参数、电路、推导源自原厂文档，可作为负压电源硬件设计核对清单。
资料获取：SGM61630 系列Buck变换器重构为反向Buck Boost 变换器的设计与实现
1 项目引言
很多精密设备，例如医疗电子、测试测量仪器，需要输入输出共地的稳定负电源供电。反向 Buck‑Boost 拓扑可以同时完成升降压与电压极性反转。
一个重要工程事实：同步、非同步架构的普通 Buck 芯片，通过调整功率级连接、反馈网络，就可以重构成为反向 Buck‑Boost，输出负压，不必选用专用负电源 IC。
本文以 SGM61630 同步 Buck 芯片为载体，完整讲解拓扑重构方法、器件应力风险、辅助引脚电平转换、实例计算与实测验证。
2 反向 Buck‑Boost 变换器拓扑原理
2.1 Buck 与反向 Buck‑Boost 拓扑重构连接关系
图 1 标准 Buck 变换器基础拓扑
图 2 重构后的反向 Buck‑Boost 变换器拓扑
标准 Buck 拓扑：电感接输出正极 VOUT，IC 的 GND 引脚直接接系统地。
重构反向 Buck‑Boost 改动要点：
- 将原来 Buck 的输出正极定义为System GND 系统地；
- 将 Buck 芯片本身的
IC GND引脚直接作为负压输出端‑VOUT； - 在输入电源 VIN 与 System GND 之间增加跨接电容\(C_{IO}\)。
关键风险点：重构之后芯片所有内部控制引脚参考地变成负压输出，因此 EN、SYNC、PG 等功能引脚不能直接接到系统地逻辑信号，必须增加电平转换电路。
工作模态：
- MOS 管导通：续流二极管截止；电感承受电压等于\(V_{IN}\)，电感电流上升；输出电容\(C_{OUT}\)向负载提供能量。
- MOS 管关断：续流二极管导通；电感承受电压等于\(-V_{OUT}\)，电感释放能量向负载供电。
连续导通模式 CCM 下占空比公式： \(D=\frac{V_{OUT }}{V_{OUT }+V_{IN }}\)
2.2 电压、电流应力完整分析
- 芯片 VIN 与 IC‑GND 之间压差：\(V_{MAX}=V_{IN}+V_{OUT}\)。 举例：24V 输入输出‑15V，芯片 VIN 到 IC‑GND 最大电压达到 39V，选型 Buck 芯片 VIN 耐压必须大于该数值。
- 续流二极管、跨接电容\(C_{IO}\)承受应力同样为\(V_{IN}+V_{OUT}\)。
- 上电瞬态风险：VIN 快速上电会产生瞬态电流，路径：VIN → \(C_{IO}\) → IC GND →续流二极管 →电感 → System GND。会带来两类隐患：
原厂建议：\(\boldsymbol{C_{IO}}\)不宜取值过大，推荐选用0.1μF，兼顾瞬态防护与 VIN 引脚去耦。
Buck 与反向 Buck‑Boost 电感电流对比
表 1 Buck 拓扑和反向 Buck‑Boost 拓扑电感电流对比
| 拓扑 | 占空比 | 电感电流平均值 | 电感电流峰值 |
|---|---|---|---|
| Buck |  |
 |
 |
| 反向 Buck‑Boost |  |
 |
 |
工程重点：同样输出负载条件，反向 Buck‑Boost 的电感平均电流、峰值电流显著大于普通 Buck。设计必须核算电感峰值，不能超过 Buck 芯片内部限流阈值。
3 辅助控制接口电平转换设计
核心逻辑：重构后芯片所有内部电路参考地是负压输出‑VOUT，而 MCU 控制系统信号参考 System GND，二者电位不相同。EN、SYNC、PG 全部不能直连系统逻辑，需要电平转换电路做电位平移。
3.1 EN 使能信号接口电路
图 4 EN 引脚电平转换电路
两种应用场景：
- 不需要外部控制使能：EN 引脚直接通过电阻上拉至 VIN。
- 需要系统逻辑
SYS_EN控制芯片启停，采用 MOS 管电平转换电路，如图 4。 电路工作逻辑：SYS_EN 为高，Q1 导通，Q2 栅极被拉低，Q2 VGS 得到负压，PMOS Q2 导通；VIN 经过分压给到 EN 引脚，芯片使能。器件选型必须保证 MOS 管 VGS、VGD 在开启、关断工况均不超过额定耐压。
示例参数：\(R_{EN1}=R_{EN2}=R1=100k\Omega\)。
图 5 EN 开启、关闭实测波形
同时支持 UVLO 欠压锁定配置，EN 引脚外接分压电阻。 启动时刻输出负压尚未建立，启动电压计算公式： \(V_{START}=V_{ENH} × \frac{R_{EN1}+R_{EN2}}{R_{EN2}}-I1 × R_{EN1}\) 芯片启动，负压输出建立后，关断电压公式： \(V_{STOP}=V_{ENL} × \frac{R_{EN1}+R_{EN2}}{R_{EN2}}-(I1+I2) × R_{EN1}-V_{OUT }\)
以 SGM61630 举例，\(V_{ENH}=1.17V\)，\(V_{ENL}=1.12V\)；\(R_{EN1}=430k\Omega\)，\(R_{EN2}=30k\Omega\)，‑VOUT=‑15V；计算得到\(V_{START}=17.51V\)，\(V_{STOP}=0.15V\)。
图 6 EN 引脚 UVLO 分压电路
3.2 SYNC 同步信号接口电路
图 7 SYNC 同步信号电平转换电路
当需要外部系统同步开关频率，SYS_SYNC 是系统地参考的逻辑信号，需要 MOS 电平转换电路给到芯片 SYNC 引脚；ZD1 稳压管用于保护 SYNC 引脚，防止过压损坏。
工作过程： SYS_SYNC 高电平，Q1 导通，Q2 栅极得到驱动，PMOS Q2 导通，VIN 经过\(R_{SYNC1}、R_{SYNC2}\)将 SYNC 引脚拉高； SYS_SYNC 低电平，Q1 关断，Q2 关断；SYNC 引脚通过\(R_{SYNC2}\)下拉至‑VOUT。
稳压管存在结电容\(C_j\)，会带来额外同步延时： \(t_{delay }=R_{S Y N C 2} × C_{j} × ln \frac{V_{S Y N C_{-} L}}{V_{Z}}\)
高频同步场景：选用小结电容稳压管，同时选用低栅电荷\(Q_G\)的 PMOS，降低延时影响。
示例参考参数：R1=499Ω，R2=1kΩ，\(R_{SYNC1}=1kΩ\)，\(R_{SYNC2}=200Ω\)。
图 8 同步信号延时实测波形
3.3 PG PowerGood 信号接口电路
图 9 PG 信号电平转换电路
不需要 PG 信号，PG 引脚浮空即可。 如果需要给 MCU 反馈电源状态，必须电平转换，把参考 IC‑GND 的 PG 信号，转换为 System GND 域的SYS_PG逻辑电平。
工作逻辑： 输出电压未建立，芯片内部 Q3 导通，PG 被拉到‑VOUT；Q1 关断，Q2 导通，SYS_PG 下拉到系统地。 输出电压正常建立，内部 Q3 关断；PG 被上拉，Q1 导通，Q2 栅极承受负压关断；SYS_PG 上拉至系统逻辑电源\(V_{LOGIC}\)。 ZD1 稳压管用于保护 PG 引脚过压。 示例参数：R1=R2=100kΩ，R3=10kΩ。
图 10 PG 上电、下电实测波形
4 完整工程设计实例（24V 输入转‑15V/1.5A）
表 2 设计指标
表格
| 输入电压\(V_{IN}\) | 输出电压\(-V_{OUT}\) | 输出电流\(I_{OUT}\) | 开关频率\(F_{SW}\) |
|---|---|---|---|
| 24V | ‑15V | 1.5A | 490kHz |
4.1 原理图与 Demo 板改造方式
图 11 反向 Buck‑Boost 完整原理图
图 12 在 SGM61630 原厂 Buck Demo 板改造实物接线
Demo 板改造要点：
- 断开原有输入电容 C1/C1A/C1B 与 IC‑GND 连接，改接到电感左侧 System GND，走线尽量缩短降低寄生电感；
- 电源接在 Demo 板 VIN 与 VOUT 端子；电子负载接 VOUT 和 GND 端子；
- 电感更换为 22μH。
提示：Demo 板仅用于原理验证，量产项目需要重新按照反向 Buck‑Boost 做 PCB 布局。
4.2 关键参数计算
- 占空比 \(D=\frac{V_{OUT}}{V_{OUT}+V_{IN}}=\frac{15}{15+24}=0.38\)
- 器件最大电压应力： \(V_{MAX}=V_{IN}+V_{OUT}=24+15=39V\)
- 设定纹波电流比 0.35，计算电感： \(L=\frac{D \times(1-D) × V_{IN}}{0.35 × I_{OUT} × F_{SW}}=21.9\mu H\) 实际选型取 22μH。
- 电感峰值电流： \(I_{L( peak )}=\frac{I_{OUT}}{1-D}+\frac{D × V_{IN}}{2 × L × F_{SW}}=2.83 A\) SGM61630 芯片限流最小值 3.5A，2.83A 满足芯片规格约束。
4.3 环路稳定性注意事项（右半平面零点 RHPZ）
反向 Buck‑Boost 拓扑存在右半平面零点 RHPZ，高频抬高增益、降低相位裕度，极易造成电源振荡。 满载条件下 RHPZ 零点频率计算公式： \(F_{R H P Z}=\frac{R_{L} ×(1-D)^{2}}{2 × \pi × D × L}=73 kHz\)
设计硬性经验规则：环路穿越频率必须小于 RHPZ 频率的 1/4。
- 实现手段：降低电感提高 RHPZ 零点，或者增大输出电容压低穿越频率。
- 重要风险：反馈网络的前馈电容需要谨慎使用，前馈电容虽然可以抬升相位裕度，但同步会抬高幅频曲线，把穿越频率推向 RHPZ 零点，带来振荡隐患。
本实例输出电容选用两颗 47µF/25V X5R 并联。
4.4 实测测试结果
文档提供多组示波器波形：上电启动波形、下电波形、轻载 0A 输出波形、负载阶跃 1.5A↔0.7A、短路保护 SCP 进入与恢复波形。验证 24V 输入‑15V/1.5A 可以稳定工作。
图 13 上电 Power On 波形
图 17 负载由 1.5A 切换至 0.7A 瞬态波形
图 20 短路保护 SCP 恢复波形
5 设计实施步骤与 PCB 布线要点
完整设计执行流程：
- 计算拓扑最大电压应力\(V_{IN}+V_{OUT}\)，确认 Buck 芯片 VIN 引脚耐压大于该值；
- 依据公式计算电感平均、峰值电流，确认不超过芯片电流限制；
- 确定 Buck 芯片外围：频率配置电阻、反馈分压网络参数；
- 评估 EN、SYNC、PG 引脚，按需设计电平转换辅助电路；
- 原理验证可以基于原厂 Buck Demo 板改造；量产项目重新绘制 PCB。
PCB 布线重点约束：
- 输入电容、输出电容布线尽量短，降低寄生电感；
- FB 反馈采样路径保证信号质量，远离功率噪声走线；
- SW 开关节点走线尽量短，远离 MCU、模拟等敏感信号线。
6. 附录参数符号对照表
声明：全部器件参数、计算公式、风险边界均源自原厂应用指南；硬件最终设计必须查阅 SGM61630 完整 datasheet，本文仅作为工程设计参考，不可替代规格书。
