加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

带有HLS的FPGA的UART发送

2020/10/27
665
服务支持:
技术交流群

完成交易后在“购买成功”页面扫码入群,即可与技术大咖们分享疑惑和经验、收获成长和认同、领取优惠和红包等。

虚拟商品不可退

当前内容为数字版权作品,购买后不支持退换且无法转移使用。

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
放大
方块图(2)
  • 方案介绍
  • 相关文件
  • 推荐器件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

该项目在HLS中实现了UART发送逻辑设计。

硬件组件:

Digilent Basys 3×1个

USB-A转Micro-USB电缆×1个

软件应用程序和在线服务:

Vivado Design Suite HLx版本

UART是一种用于串行通信的旧机制,至今仍在数个电子板和计算平台中使用。用HDL语言实现它并不是一件容易的事,可以看作是大学的作业。在这里,我将以这个例子为例,说明在HLS中实现它是多么容易和有趣。

因此,从概念上讲,这是一个微不足道的项目;但是,它对HLS感兴趣的人很有启发性。

现在是项目定义:下图显示了项目的简单结构。

我们在FPGA中的设计接收8位数据,每按一次按钮,它就会将其发送到计算机,以显示在串行终端中。

Basys3板上的八个滑动开关用于输入一个字节的数据(例如字母或符号的ASCII码)。同样,UP按钮用作发送控制键。

设计很简单,它应该接收数据,然后在其上添加一个“ 0”起始位和一个“ 1”终止位,最后它应以9600 bit / s的波特率发送出去。

由于Basys3板具有100MHz的时钟信号,因此可以使用简单的for循环生成波特率时钟信号。

  • 参考代码.rar
    描述:参考代码
  • 项目详情.pdf
    描述:项目细节

推荐器件

更多器件
器件型号 数量 器件厂商 器件描述 数据手册 ECAD模型 风险等级 参考价格 更多信息
M1A3P250-FG144I 1 Microsemi FPGA & SoC Field Programmable Gate Array, 6144 CLBs, 250000 Gates, 350MHz, 6144-Cell, CMOS, PBGA144, 13X 13 MM, 1.45 MM HEIGHT, 1 MM PITCH, FBGA-144
暂无数据 查看
EP2C8Q208C7N 1 Intel Corporation Field Programmable Gate Array, 516 CLBs, 450MHz, 8256-Cell, CMOS, PQFP208, LEAD FREE, PLASTIC, QFP-208

ECAD模型

下载ECAD模型
$358.54 查看
XC6SLX9-3TQG144I 1 AMD Xilinx Field Programmable Gate Array, 715 CLBs, 862MHz, 9152-Cell, CMOS, PQFP144, 20 X 20 MM, 0.50 MM PITCH, LEAD FREE, TQFP-144

ECAD模型

下载ECAD模型
$185.09 查看

相关推荐

电子产业图谱