电子钟设计Verilog代码Quartus仿真

名称：电子钟设计Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

电子钟的设计(Clock)

设计一个具有时、分、秒计时的电子钟,按24小时计时。要求：

(1)数字钟的时间用六位数码管分别显示时、分、秒。

(2)用控制键KEY,对数字钟分别进行分、时校正。

(3)具有仿广播电台整点报时的功能,即每逢59分53秒、55秒及57秒时,BEEP蜂鸣器发出3声500Hz低音,在59分59秒时发出一声1kHz高音,它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。

(4)只有定时闹钟功能,且最长闹铃时间为10秒。要求可以任意设置闹钟的时、分:间铃信号为500HZ和1kHz的方波信号,两种频率的信号交替输出,且均持续1秒。设置一个停止间铃控制键,可以停止输出闲铃信号。

(5)输入时钟脉冲的频率为50MHz基础部分:完成时分秒的计数显示与仿真。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

F1,//模式设置按键--4'd0:计时，4'd1：闹钟

F2,//设置修改

F3,//修改确认

F4,//修改时分秒,闹钟关闭

使用方法：一共4个控制按键，F1~F4，F1为模式设置按键，通过这个按键可以设置当然显示的是闹钟时间还是实际计时时间，F2是修改时间按键，修改方法为，先按下F2，再按F4修改小时，修改后按下F3确认，再按F4修改分钟，修改后按下F3确认，再按F4修改秒钟，修改后按下F3确认就推出修改模式了。闹钟时间修改也是一样，就是先按F1切换到闹钟显示，再修改。闹钟响时，按下F4关闭。

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 模块说明

按键下降沿检测模块用于检测按键是否按下、模式设置模块用于切换闹钟时间和计时时间、计时模块用于计时及设置时间，闹钟模块用于设置闹钟、显示模块用于控制数码管显示、闹铃模块用于整点报时和闹钟响铃。

6. Testbench

7. 仿真图

部分代码展示:

module Digital_clock(
input clk_50M,
input key_0,//模式设置按键--4'd0:计时，4'd1：闹钟
input key_1,//设置修改
input key_2,//修改确认
input key_3,//修改时分秒,闹钟关闭
output [2:0] led_jishi_time,//设置时间指示灯
output [2:0] led_alarm_time,//设置闹钟指示灯
output bell_out,//闹钟
output [3:0] led_mode,//led显示当前模式--4'd0:计时，4'd1：闹钟
output [5:0] bit_select,//数码管位选
output [7:0] seg_select//数码管段选
);
wire [3:0] state_mode;//当前模式，4'd0:计时，4'd1：闹钟
wire [7:0] hour_time;//时
wire [7:0] minute_time;//分
wire [7:0] second_time;//秒
wire [7:0] alarm_hour_time;//闹钟时
wire [7:0] alarm_minute_time;//闹钟分
wire [7:0] alarm_second_time;//闹钟秒
wire key_0_negedge;
wire key_1_negedge;
wire key_2_negedge;
wire key_3_negedge;
wire clk_1Hz;
//分频模块
fenping fenping_Hz(
. clk_50M(clk_50M),
. clk_1Hz(clk_1Hz)
);
//按键下降沿检测模块
key_jitter key_0_jitter(
. clkin(clk_50M),     
. key_in(key_0),
. key_negedge(key_0_negedge)
);
//按键下降沿检测模块
key_jitter key_1_jitter(
. clkin(clk_50M),     
. key_in(key_1),
. key_negedge(key_1_negedge)
);
//按键下降沿检测模块
key_jitter key_2_jitter(
. clkin(clk_50M),     
. key_in(key_2),
. key_negedge(key_2_negedge)
);
//按键下降沿检测模块
key_jitter key_3_jitter(
. clkin(clk_50M),     
. key_in(key_3),
. key_negedge(key_3_negedge)
);
//模式设置
set_mode i_set_mode(
. clk_50M(clk_50M),
. set_mode_key(key_0_negedge),
. led_mode(led_mode),//led显示当前模式
. state_mode(state_mode)//当前模式，4'd0:计时，4'd1：闹钟
);
//计时
jishi i_jishi(
. clk_50M(clk_50M),
. clk_1Hz(clk_1Hz),
. state_mode(state_mode),//当前模式，4'd0:计时，4'd1：闹钟
. set_time_key(key_1_negedge),//设置时间
. confirm_key(key_2_negedge),//确认
. change_time_key(key_3_negedge),//设置时分秒
. led_jishi_time(led_jishi_time),
. hour_time(hour_time),//时
. minute_time(minute_time),//分
. second_time(second_time)//秒
);
//闹钟设置
alarm_clock i_alarm_clock(
. clk_50M(clk_50M),
. state_mode(state_mode),//当前模式，4'd0:计时，4'd1：闹钟
. set_time_key(key_1_negedge),//设置时间
. confirm_key(key_2_negedge),//确认
. change_time_key(key_3_negedge),//设置时分秒
. led_alarm_time(led_alarm_time),
. alarm_hour_time(alarm_hour_time),//时
. alarm_minute_time(alarm_minute_time),//分
. alarm_second_time(alarm_second_time)//秒
);
//响铃
Bell i_Bell(
. clk_50M(clk_50M),
. clk_1Hz(clk_1Hz),
. clear_alarm(key_3_negedge),//关闭闹钟键(key3)
. alarm_hour_time(alarm_hour_time),//闹钟时
. alarm_minute_time(alarm_minute_time),//闹钟分
. alarm_second_time(alarm_second_time),//闹钟秒
. hour_time(hour_time),//时
. minute_time(minute_time),//分
. second_time(second_time),//秒
. bell_out(bell_out)//蜂鸣器,为低电平时，蜂鸣器响
);
//数码管显示
display i_display(
. clk(clk_50M),
. state_mode(state_mode),//当前模式，4'd0:计时，4'd1：闹钟
. hour_time(hour_time),//时
. minute_time(minute_time),//分
. second_time(second_time),//秒
. alarm_hour_time(alarm_hour_time),//闹钟时
. alarm_minute_time(alarm_minute_time),//闹钟分
. alarm_second_time(alarm_second_time),//闹钟秒
. bit_select(bit_select),//数码管位选
. seg_select(seg_select)//数码管段选
);
endmodule

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=442