项目背景及可行性分析

1.项目名称、项目的主要内容及目前的进展情况

项目名称:数字WCDMA系统数字频域干扰抵消器

项目的主要内容:用FPGA设计完成一个适用于WCDMA系统的干扰抵消器。

目前的进展情况:有完备的算法资源和测试数据,已经开始相关模块的实现。

 

2.项目关键技术及创新点的论述

创新点(1):使用频域干扰抵消极大地降低了算法复杂度

该方法利用频域快速傅立叶变换的思路,将时域的自适应滤波过程转换到频域中来实现,从而自适应抵消输入信号中的干扰。本发明不仅有效地提取出有用信号,保证了算法的收敛性,并且与时域的干扰抵消方法相比较,大大降低了算法复杂度。

 

下面对频域干扰抵消方法和传统的时域干扰抵消方法的算法复杂度进行比较。采用硬件实现时,计算复杂度往往决定于乘法运算的次数,因此可以比较上述两种方法的乘法个数。对于有M个滤波器抽头的时域干扰抵消方法,由于每个数据块有M个数据,则总共需要2M2次乘法运算;而对于有M个滤波器抽头的频域干扰抵消方法,总的乘法次数为。那么频域干扰抵消方法和时域干扰抵消方法的算法复杂度比值约为。因此,在滤波器抽头系数很大时,频域干扰抵消方法的计算复杂度要远远低于时域干扰抵消方法。

 

创新点(2):使用自适应滤波器来抵消多径信号的干扰,性能优良。

关于变换域和时域算法的理论比较可以参阅相关文献,下面以一个仿真试验来说明频域干扰抵消算法的性能。将采用本发明方法在频域实现干扰抵消的系统与没有干扰抵消的系统性能进行比较。假设一个5MHz带宽的单载波WCDMA系统中,两个天线间信号传播时延为6微秒,且假设该两个天线之间的信道为两径衰落信道,迭代步长。但载波信号采样率为2,自适应滤波器抽头长度为64,FFT长度为128。功率放大器PA(power amplifier)为维纳模型,信干比定义为接收天线端码片信号功率与干扰功率的比值。以功率谱密度PSD(power spectral density)的阻带下降dB值和星座图的误差向量幅度EVM(error vector magnitude)作为性能指标进行对比。图1中的粗虚线表示信源的功率谱密度,细虚线表示有干扰信号直接经过PA的功率谱密度,实线表示有干扰信号经过本发明AIC和PA处理后的功率谱密度,点划线表示没有干扰的信号经过PA的功率谱密度。

 

图1 频域干扰抵消算法的性能示意图

图1 频域干扰抵消算法的性能示意图

 

关键技术(1):快速傅立叶变换的实现;

关键技术(2):频域干扰抵消算法的实现。

 

3.技术成熟性和可靠性论述

我们已通过MATLAB仿真实验证明,该方法不仅有效地提取出有用信号,并且大大降低了计算的工作量和复杂度。

 

VirtexII系列的FPGA有大量的存储单元和乘法器,便于实现数字信号处理功能,可以有效地实现频域干扰抵消自适应滤波器。团队成员均有比较扎实的FPGA基础和设计功底,和信号处理方面的专业知识,完全有能力保证该项目的顺利实施,最终完成项目。

 

项目实施方案

1.方案基本功能框图及描述

该方法基于时域中的数据块最小均方误差(Block LMS,block least mean square)计算方法和该块LMS算法中存在线性相关和线性卷积的过程,通过1/2重叠保留法的快速傅立叶变换FFT(fast fourier transforms)在频域以直接相乘的计算方式实现快速相关和快速卷积,利用自适应滤波器在频域实现LMS算法;包括以下循环执行的操作步骤:

 

(1)对自适应滤波器的频域抽头系数作初始化设置,并对该滤波器的时域输入信号做N点离散快速傅立叶变换FFT处理,使其转换为频域信号,用作自适应滤波器的输入信号;其中N是该滤波器的抽头个数M的2倍;

(2)将输入的频域信号通过自适应滤波器进行自适应滤波处理,并对该滤波器的输出信号进行快速傅立叶逆变换IFFT(inverse fast fourier transforms)处理,使其转换为时域信号,作为干扰的估计值;

(3)计算被干扰信号和滤波器输出的时域信号之间的差值,作为有用信号;再产生有用信号的频域值;

(4)利用频域信号进行最小均方误差LMS计算,即根据有用信号和滤波器输入信号的频域值对滤波器抽头系数进行更新,以便在返回执行上述步骤(2)时,使用该更新后的抽头系数对来自步骤(1)新的频域输入信号周而复始地继续执行相关的自适应滤波处理。

 

图2  方案基本功能框图

图2  方案基本功能框图

 

2.需要的开发平台

所需要的开发平台为VirtexII Board。因为用自适应滤波算法以及大点数的FFT变换需要大量的乘法器和存储器,不需要其它配套的开发工具。需要USB和EMAC接口进行最终的测试验证。

 

3.方案实施过程中需要开发的模块

本方案需要实现大点数的FFT变换以及相应的串并、并串转换模块,因此将设计分为7个大的模块,顶层模块,数据处理,FFT模块,串并转换模块是并串转换模块,延迟补偿模块,还有系统控制模块。

 

FFT模块利用Xilinx公司的IPCore来完成;串并、并串可以利用块RAM实现;数据处理模块尽可能的适用SRL16结构来实现,以节省资源;

 

4.系统最终要达到的性能指标

用FPGA设计一个适应于单载波的干扰抵消器,能够抵消至少6径干扰,满足WCDMA相关标准的要求:

 

需要的其它资源

1.测试设备

在方案实施过程中,需要Xilinx内嵌的逻辑分析仪,以及与安捷伦逻辑分析仪相配套的虚拟管脚的相关使用说明和技术支持。

 

2.仿真、开发工具

在方案实施过程中,需要的仿真、开发工具有仿真工具Modelsim、开发工具ISE等。