Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

时序

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门

电路方案

查看更多

文章

查看更多
  • 手把手教你：拆解BLE 配对第一阶段时序过程
    本文介绍了蓝牙配对第一阶段的时序，详细解释了主机和从机的动作。使用泰凌微芯片并提供了具体的SDK和demo链接。展示了主机主动发起配对加密的时序图，其中包含设备的IO能力、带外数据标志、认证请求信息等。还提到了从机主动发起配对加密的过程，并预告了下篇将继续介绍配对第二阶段的时序。最后，作者分享了一套不依赖商业BLE协议栈的手写BLE广播扫描逻辑教程，适合嵌入式开发者深入了解蓝牙底层。
    465
    06/25 08:07
    蓝牙 时序
  • 艾德克斯OBC/车载充电机测试系统-负载效应测试、输出电压范围测试
    科瑞杰-艾德克斯作为在新能源领域的领先测试测量方案供应商，艾德克斯测试方案符合GBT18487.1电动汽车传导充电系统三部分的要求：GBT20234.1、GBT20234.2、GBT20234.3，对充电机电气性能及耐久性能的测试符合QC/T895-2011标准，具有诸多独特且重要的功能，如：充电机电气性能及耐久性能的测试，模拟车载控制系统，控制和监控充电机的故障状态和运行参数，方便用户对产品对各
    292
    06/23 09:13
    时序 车载充电机
  • [SPI] 主机发送时序优化：缩短 CS 到 SCLK 的延迟
    在使用HPM_SDK的SPI主机示例时，常见的问题是CS先被拉低，但一段时间内无SCLK，随后SCLK才连续输出。这是由于SPI启动后TX FIFO暂无数据，DMA尚未开始搬运所致。本文提出优化流程，即先配置和启动DMA，再配置和启动SPI，从而缩短CS→SCLK的首字节延迟并增强整帧连续性。此优化将在HPM SDK 1.11.0版本中提供。
    457
    05/25 10:08
    SPI 时序
    [SPI] 主机发送时序优化：缩短 CS 到 SCLK 的延迟
  • MicroPython LVGL基础知识和概念：时序与动态效果
    本文是 LVGL 9.0 版本面向 MicroPython 开发的「时序与动态效果」核心知识梳理，相当于嵌入式 GUI 的 “动态引擎”，完整拆解了定时器（Timers）、动画系统（Animations）两大核心模块，以及时间线（Timeline）这类进阶编排工具，帮开发者实现周期性任务、延时执行、流畅 UI 动效，是让嵌入式界面从 “静态展示” 升级为 “交互灵动” 的关键基础。
    448
    04/13 09:54
    LVGL MicroPython
  • 布局布线各阶段出现时序gap的原因？
    在芯片设计过程中，不同阶段的时序模型差异会导致时序gap。主要因素包括：Place → CTS：理想时钟假设 vs 实际时钟树引入额外延迟；时序模型从严。CTS → Route：虚拟布线 vs 实际布线增加真实RC；拥塞、DRC、SI影响；时序分析更全面。少数情况：CTS/Route工具优化有效，实际RC优于估计。
    1388
    04/09 11:21
    芯片设计 PCB布局布线

视讯

查看更多

课程

查看更多

直播

查看更多
热门企业 换一换
相关标签