135
科技发展无止境，当我们还沉浸在上一代 FPGA 接近 500 万逻辑单元的喜悦中时，新一代 FPGA 已经实现了 1020 万个逻辑单元的飞跃，英特尔的 Stratix 10 GX 10M FPGA 创造了这一纪录。FPGA 以其高灵活性和高计算力的优势，在数据中心、网络、边缘都发挥着重要作用，从边缘到云端，更多的硬件和软件定制，需要芯片具有更高的灵活性。从市场规模看，数据中心到 2023 年总体规模预计会超过 3000 亿美元，加速器市场在 2021 年会超过 200 亿美元，FPGA 市场在 2022 年会超过 75 亿美元。
对于新一代 FPGA 产品，英特尔网络和自定义逻辑事业部副总裁 Patrick Dorsey 介绍，“该款 FPGA 是基于现有的英特尔 Stratix 10 FPGA 架构以及英特尔先进的嵌入式多芯片互连桥接 (EMIB) 技术。其利用 EMIB 技术融合了两个高密度英特尔 Stratix 10 GX FPGA 核心逻辑晶片（每个晶片容量为 510 万个逻辑单元）以及相应的 I/O 单元。Stratix 10 GX 10M FPGA 的密度约为 Stratix 10 GX 1SG280 FPGA 的 3.7 倍，后者为原英特尔 Stratix 10 系列中元件密度最高的设备。”
英特尔网络和自定义逻辑事业部副总裁 Patrick Dorsey
应用于ASIC验证和仿真，降低IC设计风险
仿真和原型设计系统旨在帮助半导体厂商在芯片制造前发现和避免代价高昂的软硬件设计缺陷，从而节省数百万美元。芯片在制造完成后修复硬件设计缺陷的成本要高得多，通常需要昂贵的重新设计费用。当设备制造出来并交付给终端客户，解决这些问题的成本甚至会更高。很多大型半导体公司都开发了自定义原型设计和仿真系统，并在流片前使用该系统来验证自身最大规模、最复杂、风险最高的 ASSP 和 SoC 设计。ASIC 仿真和原型设计系统可以帮助设计团队大幅降低设计风险。
ASIC 原型设计和仿真市场对大容量 FPGA 需求迫切。有数家供应商提供商用现成 (COTS) ASIC 原型设计和仿真系统，对于这些供应商而言，能够将当前最大的 FPGA 用于 ASIC 仿真和原型设计系统中，就意味着获得了巨大的竞争优势。Stratix 10 GX 10M FPGA 具有超高容量，包含 1020 万个逻辑单元，433 亿个晶体管，I/O 增加 2 倍，功耗降低 40%，适用于耗用亿级 ASIC 门的数字 IC 设计。该器件现已支持英特尔 Quartus Prime 软件套件，该套件采用新款专用 IP，明确支持 ASIC 仿真和原型设计。
Patrick Dorsey 强调，使用最大型的 FPGA，就能够在尽可能少的 FPGA 设备中纳入大型 ASIC、ASSP 和 SoC 设计。英特尔 Stratix 10 GX 10M FPGA 是用于此类应用的一系列大型 FPGA 系列中的最新设备。
EMIB技术发挥关键作用
能够实现 ASIC 仿真和验证，EMIB 技术起到了关键作用，这项技术可以将多个芯片在一个封装中任意集成，包括节点、供应商、IP，可以快速推出新型 FPGA。我们注意到，Stratix 10 GX 10M FPGA 利用 EMIB 技术融合了两个高密度英特尔 Stratix 10 GX FPGA 核心逻辑晶片。如果在一块晶片上制作是否更有利于数据处理？
Patrick Dorsey 解释，这是制造工艺的问题，因为一个晶片的尺寸太大，和现有的晶片生产模具不符，因此英特尔选择了一分为二。需要强调的是，采用多晶片封装，每个 FPGA 都是单晶片，英特尔是唯一可以将两个晶片封装到一颗 FPGA 上的公司。他也表示，从技术角度，首选单晶片设计更优。
Stratix 10 GX FPGA 的容量已经高达 1020 万逻辑单元，在 ASIC 仿真过程中，如果 AISC 本身的测试需求高于这一容量如何解决？Patrick Dorsey 给出的解决方案是可以多颗芯片拼接实现 ASIC 测试和仿真。
由于新一代 FPGA 芯片功能非常强大，而且将多种功能封装在一颗小尺寸的芯片上，散热是一个不容忽视的问题。关于功耗，Patrick Dorsey 的看法是，这款 FPGA 在高功耗下运行很快，我们有很多散热技术，应用方向主要针对 ASIC 原型设计和仿真，不需要太快的速度，因此可以低功耗运行。
oneAPI：简化跨架构开发流程
在系统设计中，往往需要软件和硬件协同开发，但是两者进行衔接的过程比较复杂。为了简化沟通过程，让软件工程师和软件工程师专注于各自的领域，英特尔推出了 oneApp，其核心概念是提供统一的编程模型，简化跨不同架构的开发，开发人员可在标量、矢量、矩阵和空间架构（CPU、GPU、AI 和 FPGA）上获得统一的开发体验；基于标准的跨架构语言，可以在 CPU 与其它加速计算引擎间提供卓越的并行编程效率和性能的语言，支持针对不同硬件平台的代码复用，同时可以针对特定加速计算引擎的进行定制调优；对于数据并行 C++，用户可以基于 C++通过社区项目提供语言增强功能，使用通用的 C 和 C++结构，实现 C++的效率优势，使用 Khronos*组织的 SYCL*语言，支持数据并行性和异构编程。
“我们利用跨行业开放的解决方案，替代单一架构的专有语言。” Patrick Dorsey 解释，“让硬件工程师做好优化库，采取库的战略，简化软件工程师的工作。当然，一定是硬件定制化才能达到最好的性能，用户需要根据实际情况进行选择。”
oneAPI 目前只是测试版，给用户提供了丰富的功能，但是在性能上还没做到完全优化，在未来一年会继续提升性能。Patrick Dorsey 也特别说明，oneAPI 不止是针对 FPGA，而是针对更广泛的群体，包括 GPU、CPU、AI 都可以使用 oneAPI。
软件定义硬件和硬件定义软件，到底哪个是主流？
目前，FPGA 的技术发展呈两种趋势，一种是软件定义硬件，一种是硬件定义软件，当英特尔发布 oneAPI 时，笔者认为英特尔支持软件定义硬件，毕竟越来越多的软件工程师加入到控制硬件的队列中，他们需要一个平台在不需要了解底层的情况下，通过 C、C++等高级语言对 FPGA 完成控制，从而填补硬件和软件之间的鸿沟。但是，英特尔的工程师也强调了硬件定制才能实现性能最优的解决方案。
这两种趋势哪种会是主流？Patrick Dorsey 对这一问题的回答是，两种趋势都同意。他对与非网记者表示，客户需要根据自己的既定目标选择不同的方式，oneAPI 能够提高 FPGA 的使用效率，而且 FPGA 适用于对灵活性要求更高的应用，但未必是性能最高的解决方案，问题在于用户使用的硬件经常发生变动。其实目前 FPGA 的运行速度已经足够快，可以达到 1GHz，用户完全可以舍弃所谓的最高性能，得到最好的解决方案。假如 FPGA 可以实现 10 倍的增益，oneAPI 可以实现 7 倍的增益，选 oneAPI 方案即可。
下载ECAD模型
