硬件设计

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
  • 基于STM32的无线金属检测收发器设计与实现(1)——发射端硬件设计
    最近毕业在家,闲鱼上接了一些单子赚赚外快,其中有一位老板的需求是设计制作一款检测装置,有六路检测端对应六路LED灯。
    基于STM32的无线金属检测收发器设计与实现(1)——发射端硬件设计
  • 思特威推出4MP智能安防应用图像传感器升级新品SC4336H
    思特威(上海)电子科技股份有限公司(股票简称:思特威,股票代码:688213)近日宣布,全新推出4MP智能安防应用图像传感器——SC4336H。作为思特威基于DSI™-3工艺技术打造的首款产品,SC4336H采用1/3"靶面尺寸设计,搭载了SFCPixel®等思特威专利技术,拥有高感度、高色彩还原度、低噪声、低功耗等性能优势,凭借出色稳定的高质感成像,充分满足智能安防应用的性能升级需求。 近红外感
    思特威推出4MP智能安防应用图像传感器升级新品SC4336H
  • V821 硬件设计指南
    文档简介​ 本文档主要介绍V821芯片在IPC/门锁应用方案设计中的原理图和PCB设计要点以及细则,旨在指导客户设计,提高产品设计的可靠性以及降低产品的设计成本,保证设计质量,帮助客户缩短产品量产周期。同时请使用全志科技发布的核心模块的模板,保证产品的性能和可靠性。 原理图设计​ 方案概述​ V821芯片介绍​ V821是一颗面向智能视觉领域推出的新一代高性能、低功耗的处理器SoC,可广泛用于电池
  • 电磁兼容与信号质量:硬件设计的双重挑战
    电磁兼容(EMC)研究如何使各种电气设备在有限资源条件下和谐工作而不降低性能。其设计目标包括:1、确保设备内部电路互不干扰,实现预期功能;2、将设备产生的电磁干扰控制在规定范围内;3、提高设备对外界干扰的抵抗能力
  • NVIDIA 招聘 | 多个硬件岗位开放中,一同推动技术的持续进化
    目前,NVIDIA 正在寻找板级硬件设计工程师、云服务提供商硬件应用工程师和信号和电源完整性工程师加入团队,共同推动技术的持续进化。
    NVIDIA 招聘 | 多个硬件岗位开放中,一同推动技术的持续进化
  • XBLW/芯伯乐产品应用在数字万用表上的开发设计
    万用表内部结构简单易用,主要是为工程师测量电路的电流、电压、电阻等信息,有些万用表在此基础上会额外增添二极管测量等其他信息测试,本部分主要介绍以下相关电路:电压跟随器(缓冲器)电路、电压比较器电路、MOS管驱动电路、RS232通讯电路、LDO降压电路。的测量结果,这是万用表在电子测量中的核心要求。通过这种设计,电路能够为各种电子设备提供稳定且适应不同电压需求的电源,同时保持了设计的简洁性和成本效益。在测量电流时,万用表通过低阻抗的分流电阻串联在电路中,测量由此产生的电压降来计算电流值。
  • 针对BMS硬件设计,问了DeepSeek两个问题,结果惊艳
    过年期间推出来一个国产免费的AI模型工具DeepSeek-R1,也看到了群里面的同学使用它做一些工作,例如检查BOM,识别报文等等,所以今天也来试一试效果,针对BMS硬件设计方面看是否有一些新的发现。
  • 差分放大电路的两个输入端为什么要接上电压跟随器?有何妙用?
    前面的文章中我们针对差分电路的选型,计算,以及共模抑制比都已经做了详细的介绍,详细大家对于差分电路的电路拓扑结构已经很熟悉了,其实可以把差分放大器理解成电压减法器电路,差分放大电路的输出电压与施加到运算放大器反相和同相端的两个输入信号的电压差成比例。
    差分放大电路的两个输入端为什么要接上电压跟随器?有何妙用?
  • 精通晶振电路选型:手把手教你通过计算来确认你选的晶振和MCU是否匹配
    上篇文章我们讲解了晶振电路的分类,以及如何计算晶振的负载电容和反馈电阻选型,今天我们讲一下如何通过计算确认你的晶振电路和MCU的是否匹配,能不能让你的MCU稳定工作。
    精通晶振电路选型:手把手教你通过计算来确认你选的晶振和MCU是否匹配
  • 说说硬件调试中发现的那些低级错误
    最近遇到很多debug相关的咨询,曾经我们说过,我们做过的板子越多,遇到问题的概率也越多,很多别人没遇到过的问题,说不定我们早就触过雷,从而类似的问题形成经验总结,就不会再有同样的问题发生。一些问题可能不一定和PCB设计相关,但由于找不到原因到底在哪里,最终需要进行一一排除,所以兜兜转转又回到PCB设计上来,这也是我们经常要面对的工作之一。
    说说硬件调试中发现的那些低级错误
  • Trent丨硬件设计与检查
    硬件开发是一个系统性的过程,无论是经验丰富的硬件工程师还是热衷于动手的电子爱好者,都会经历相似的步骤来将想法转化为实际的产品。对于专业工程师而言,深入掌握开发流程能够确保项目的高效推进,减少错误和返工,提升产品的质量和竞争力。而对于电子爱好者来说,了解整个流程有助于他们更全面地理解硬件工作的原理,更好地实现自己的创意和想法,同时提升他们在实践中的技能水平和解决问题的能力。
    Trent丨硬件设计与检查
  • 实战分享:肿瘤电场治疗硬件设计方案
    恶性肿瘤一直是困扰人类健康的公共卫生问题,肿瘤电场治疗是当前医疗市场上热门的一种创新技术。这种技术是通过穿戴设备,对目标位置肿瘤发出低强度交变电场来干扰癌细胞,让它们发生紊乱,无法正常分裂增殖,从而实现抗癌效果。该疗法有着非常好的耐受性,绝大部分副作用为轻度皮肤刺激。根据在2023年ASCO年会上发布的数据,来自LUNAR试验(NCT02973789)的结果显示,在转移性非小细胞肺癌(NSCLC)患者中,相比单独使用标准治疗,将肿瘤电场治疗与肺癌标准治疗中的免疫疗法或化疗相结合,可以提高患者总生存率,降低死亡风险。
    1623
    2024/06/05
    实战分享:肿瘤电场治疗硬件设计方案
  • 手机电路设计20问
    这个问题本身其实并不准确,首先,电压和电流是由负载的需求来决定的,比如负载需要的是1.2V的电压,前端电源就不能给他提供3.3V的电;负载需要500mA的电流,前端电源的输出电牛就不能低于500mA,要知道负载是先决条件,电源要根据负载来选择。
    手机电路设计20问
  • Xilinx Kintex-7系列XC7K410T-FFG900外设之DDR3硬件设计
    在数据速率带宽约束方面,DDR3运行速度受限于其与K7-410T FPGA互联的I/O Bank 管脚以及FPGA器件的速度等级。如下表所示,当FPGA选定时,如需DDR3运行最大工作频率时,需要将DDR3互联至FPGA的HP I/O Bank上,同时也要将Vccaux_io的供电电压调整为2.0V。
    Xilinx Kintex-7系列XC7K410T-FFG900外设之DDR3硬件设计
  • 《硬件设计指南 从器件认知到手机基带设计》解析:1300字,NMOS LDO原理!
    图2-16是一个NMOS LDO的基本框图,在1.4节中已经介绍了NMOS特点,在开关结构电源中MOS是工作在开关状态,在LDO电源中MOS工作在饱和区,注意:LDO一定是工作在饱和区(特殊情况会在可变电阻区),所以VG要大于VS,因此NMOS LDO除了有Vi引脚,一般还会有个Vbias引脚来给MOS的G极提供高压驱动源;或者只有一个Vi,而LDO内部集成了CHARGE BUMP (电荷泵)来为G极提供高压驱动源。
    《硬件设计指南 从器件认知到手机基带设计》解析:1300字,NMOS LDO原理!
  • Xilinx 7系列FPGA DDR3硬件设计规则
    本文我们介绍Xilinx 7系列FPGA DDR3硬件设计规则及约束,包括Bank选择、管脚位置约束、管脚分配、端接、I/O标准和走线长度。
  • 【电路设计笔记】4.Cadence放置元器件和连线
    前两天,开始我们乐创客第一块开发板的设计,当我在进行电路设计时,我发现一些电路设计软件的使用,一些电路设计的方案,一些创新的想法,一些元器件的选型这些都是可以记录成文,并且分享出来一起讨论的。因此从本节文字开始,正式开启电路【电路设计笔记】的更新。当然,这里的部分电路是我用了非常多年的成熟电路,一些电路是我临时创新想出的未经过验证的电路,
    1.1万
    2024/01/05
  • Molex莫仕公布全球可靠性和硬件设计调研结果
    全球电子行业的领导者和连接创新者Molex莫仕今天公布了一项全球可靠性调研结果,揭示硬件(包括设备)系统架构师和设计工程师所面临的挑战,亦即如何在日益增长的可靠性期望与不断增加的产品复杂性、缩短的测试时间,以及持续的成本和制造限制之间求取平衡。然而,调研结果同时也显示出对未来的兴奋,主要是归功于人工智能(AI)、机器学习(ML)、模拟和高级分析等关键技术的机会。
  • e络盟调查显示,工程师开始信任人工智能遴选元器件
    安富利旗下全球电子元器件产品与解决方案分销商e络盟最近进行的一项调查结果显示,86%的受访者相信,人工智能在为他们的新设计选择元器件的过程中发挥了一定作用,这部分受访者中又有超过四分之一(86%中占比23%)表示他们“完全”信任人工智能选择的元器件。
    e络盟调查显示,工程师开始信任人工智能遴选元器件
  • 统一 AI/ML 解决方案加速验证曲线收敛
    随着应用要求的激增和用户需求的增加,硬件设计变得更加复杂。市场趋势的快速变化,以及对电动汽车等技术的更多关注,决定了对高效电源管理和高性能处理的需求水涨船高。随着 SoC 设计规模的扩大,复杂程度的增加,验证吞吐量仍然是一个瓶颈,单纯依靠增加 CPU 核数量和运行更多的并行测试治标不治本。上述因素的叠加让验证工程师面对复杂设计的压力与日俱增。 验证永远不会完成;当你的时间用完时,它就结束了。目标是
    1137
    2023/05/11
    统一 AI/ML 解决方案加速验证曲线收敛

正在努力加载...