组合逻辑单元的驱动能力为何差?

第一节：CCS复合电流源模型

CCS，con_current source即复合电流源模型，比NLDM（none lineal delay model即非线性模型）更进一步，这个模型属于电流源模型，输出I不变，load上cap变化会对I影响，V也变化。

对于CCS模型，在给定input transition和load capacitance下可以得到output current的波形，如果要计算出cell delay就需要重构出output voltage的波形然后再把cell delay计算出来。当然，CCS模型使用两段电容来模拟cell的input pin cap，load capacitance要比NLDM模型准确，因此CCS模型计算出的cell delay可能比NLDM模型准确。   对于计算Net delay，CCS模型中的驱动模型（随时间变化的电流源模型）肯定要比NLDM模型中的驱动模型（线性变化的电压源模型）更准确。

第二节：Net delay的多种计算模型

常见的net delay model有Wire Load Model、Elmore Delay 模型、高阶互连线延迟模型。以Elmore Delay 模型为例，对于单输入单输出的net，假设不考虑net之间的耦合电容（即不考虑噪声的影响），并且也不存在电阻性的反馈回路的情况，可以用Elmore Delay模型来计算Net Delay，如下图：

根据Elmore Delay公式，各节点的delay可以表示为（这就是一个有限元微积分）：

第三节：MOS管的输入输出特性曲线

以NMOS为例，在栅极上加一定程度的正电压Vgs，逐渐在衬底表面形成反型层，则沟道逐渐导通。NMOS结构如下图所示。

如下图是NMOS的共源解法的输出特性曲线，观察可以发现对于给定的Vds（对应pg plan中的VDD→VSS压差），沟道电流iD分为两个大的部分：线性区和平台区。线性区沟道电流迅速增大，平台区沟道电流几乎保持不变。

如下图所示，是MOS管沟道导通电阻RON的计算公式，结合MOS管的输出特性曲线和沟道导通电阻可以判断，在输出特性曲线中的虚线左侧MOS管的电阻是可变的，VGS越大，沟道导通电阻越小。

MOS管的输出特性曲线中虚线右侧称为恒流区，恒流区的电流沟道电流ID的计算公式如下，其大小基本由VGS决定，VDS对其影响很小。其中IDS是VGS=2VGS（th）时的沟道电流值，VGS是栅极的阈值电压。

第四节：反相器的输出特性曲线

如下图所示，是CMOS反相器的基本结构，其中T1是P沟道增强型MOS管，T2是N沟道增强型MOS管，VDD是电源，VSS是地，Vi是栅极电压，Vo是输出电压，ID是沟道电流。

如下图分别是反相器的输出电压特性曲线和沟道电流特性曲线，其中反相器本身阈值电压等于1/2VDD（此处反相器的特性曲线处于峰值），VGS（th）p和VGS（th）N分别是PMOS和NMOS的栅极阈值电压。

我们须有这样一个认识：数字信号传递是靠电平（电压）的，沟道电流是为了传递电压的，所谓的电流源模型只是为了模拟电压传递的过程。

第五节：条件相同时，单元驱动能力跟什么因素有关

其他条件相同时，沟道宽度越大，驱动能力越强。因为沟道越大，沟道电阻RON越小，电压降越小，输出的voltage曲线越上扬，对负载充电能力越强。有一个名词来表征沟道并行的管子数量叫“finger”，对应标准单元中的“D1” “D2“ ”D4“等。不过也须认识到，沟道宽度越大，驱动能力变强，栅衬电容也越大，充电速度越慢，所以其本身cell delay反而越大。

第六节：为什么组合逻辑单元的驱动能力差

所谓的驱动能力差，是跟反相器（INVERTER）和中继器（BUFFER）相比而言。以与非门和反相器为例，作为说明。

对比可以发现，组合逻辑和反相器相比存在两个问题：1内部走线更加复杂（RC网络更复杂，RC参数更大）；2同样输出高电平或低电平时，组合逻辑走过的沟道结构可能更复杂（沟道总宽度更长）。

结合本文第二节的net delay计算的知识我们可以知道，net delay计算采取的是有限元积分的方法，如果RC网络更复杂，那么积分划分的“元“的数量越多，结合RC曲线的知识，输出voltage波形曲线每多经过一个▲net（即一个“元”），那么voltage波形曲线就会进行一定程度的衰减，衰减地越厉害，其对输出负载地充电能力越弱，驱动能力自然变差。

结合本文第三节和第四节MOS管和反相器输出特性曲线的知识，走过的沟道越长，串联电阻越大，输出电压降就会越大，对输出负载地充电能力就会差，驱动能力自然变差。