芯耀
与非AI
32
前天发了模拟版图基本功（一）：关于电阻，必须吃透的6个知识点
很多版图新手都知道“匹配电阻要加Dummy”，但问起为什么加、加在哪里、加多大、怎么接，就含糊其辞了。更常见的是——Dummy画是画了，但位置不对、尺寸不对、连接不对，加了等于白加。
本文把Dummy的物理原理和4条硬规则一次性讲透，让你以后加Dummy不再是“照猫画虎”。
01、Dummy是什么？它和“真”电阻什么关系？
Dummy（伪器件），顾名思义，就是“假的”器件——它在版图上看起来和真实电阻一模一样，但不参与电路功能，两端通常短接或接地，没有电流流过。
那为什么要画一个“没用”的器件？因为它虽然不参与电路，却参与了工艺制造。 Dummy的真实作用是“骗”过工艺——让真实电阻在制造过程中，周围环境与它自身保持一致，从而保证匹配精度。
用一个生活中的例子就很好理解：体育比赛中，边缘道次的选手受风速影响最大。如果你希望中间道次的选手和边缘道次的选手跑出相同成绩，最简单的办法是——在边缘道次也安排选手跑，这样风速对所有人的影响趋于一致。Dummy就是那个“陪跑”的选手。
02、为什么匹配电阻必须加Dummy？三个物理机制？
很多书只告诉你“加Dummy提高匹配精度”，但不说清楚背后的物理原因。实际上，Dummy解决的是三个不同层面的问题：
机制一：刻蚀速率边缘效应（宏观层面）
在光刻和刻蚀过程中，图形边缘区域的光刻胶显影速率、刻蚀速率与中心区域不同。原因包括：
● 光刻胶在边缘处的涂布厚度不均匀；
● 刻蚀气体在图形边缘的浓度梯度导致刻蚀速率差异。
如果一个匹配电阻阵列中，有的电阻处于阵列边缘，有的在中间，那么边缘电阻的线宽会被刻蚀得比中间电阻略细或略粗——即使画得完全一样，做出来也会不一样。
Dummy的作用：在阵列两端各放一个伪电阻，让“真正需要匹配”的电阻全部处于阵列内部，边缘效应由Dummy来承担。工艺偏差被“牺牲”在Dummy上，真实电阻的一致性得到保障。
机制二：扩散/注入的横向效应（微观层面）
离子注入或热扩散过程中，掺杂原子不仅会在垂直方向进入硅片，还会在横向有一定扩散。这意味着在电阻条的两侧边缘，掺杂浓度是渐变而非突变的——这种横向扩散效应在图形边界处最为显著。
如果电阻靠近有源区边界或阱边界，横向扩散的边界条件与中间区域不同，导致边缘电阻的方块电阻发生偏移。
Dummy的作用：让真实电阻远离图形边界，横向扩散的边界条件在每一个真实电阻周围趋于一致。
机制三：STI应力效应（先进工艺特有）
在0.13μm及以下的工艺中，浅槽隔离（STI）工艺会在有源区边缘产生机械应力，这种应力会改变多晶硅或扩散区的能带结构和载流子迁移率，从而导致电阻值偏移。应力的影响范围可达数微米。
Dummy的作用：让真实电阻远离STI应力影响区域，同时所有真实电阻所处的应力环境保持一致。
03、Dummy摆放的4条硬规则
明白了原理，接下来就是“怎么放”的问题。以下4条规则，缺一不可。
规则一：Dummy必须与匹配电阻“长得一模一样”
Dummy和真实电阻的以下参数必须完全相同：
简单来说：Dummy就是把真实电阻“复制粘贴”一份，只是电气上不接进电路而已。
常见错误：为了省面积，把Dummy画得比真实电阻小一号——这是典型的“形式主义Dummy”，加了等于没加。边缘效应感知的是几何边界，尺寸不同的Dummy无法“模拟”真实电阻的边界条件。
规则二：Dummy必须摆在阵列的两端（或四周）
对于一维匹配阵列（如串联分压电阻），Dummy应放置在阵列的两端：
text
[Dummy] — [R1] — [R2] — [R3] — [R4] — [Dummy]
对于二维匹配阵列（如共质心布局），Dummy应放置在阵列的四周：
text
[D] [D] [D] [D] [D]
[D] [R1] [R2] [R3] [D]
[D] [R4] [R5] [R6] [D]
[D] [R7] [R8] [R9] [D]
[D] [D] [D] [D] [D]
核心原则：所有真实电阻都必须“看不到”阵列边界。它们看到的四周环境，应该是Dummy或其他真实电阻，而不是空白区域。
常见错误：只在阵列的一端放了Dummy，另一端没有——这等于只解决了一半的边缘效应，另一半的真实电阻依然暴露在边界处。
规则三：Dummy的间距必须与真实电阻完全一致
Dummy与相邻电阻的间距（Pitch），必须和真实电阻之间的间距保持一致。包括：
● 多晶硅条中心到中心的距离；
● 有源区之间的间距；
● 接触孔阵列的排布规律。
如果间距不一致，Dummy周围的刻蚀/应力环境就与真实电阻不同，Dummy就失去了“陪跑”的意义。
规则四：Dummy的电气连接必须正确处理（LVS友好的接法）
Dummy不能悬空，必须接电位。 但具体怎么接，取决于工艺和设计需求：
1. 首选方案：接地（VSS）
大多数情况下，都是将电阻Dummy的两端直接连接到VSS（地）。如果版图中有干净的、隔离的“模拟地”（如AVSS），优先接到AVSS上，以避免数字地上的噪声通过Dummy耦合到敏感的模拟电阻上。
对于制作在N阱（N-well）里的电阻，有时为了与N阱电位一致，会选择将Dummy两端接到高电位（如AVDD），同样可以提供稳定的环境。
3. 关键点：必须“短接”
从物理连接上看，就是用金属线将Dummy电阻的两端短接在一起，然后连到上述的固定电位。
为什么不能悬空？
● 悬空的Dummy在LVS中会被识别为“浮空器件”，报ERC错误；
● 悬空的多晶硅或扩散区会积累电荷，可能影响周围器件的电场分布；
● 在大信号下，悬空区域可能耦合噪声到真实电阻。
为什么两端必须短接？
● 如果Dummy两端短接，两端电位相同，Dummy两端之间的电阻体上没有电流流过（或者说压差为零）；
● LVS会将短接的两端识别为同一个节点，不会把Dummy当作“多出来的器件”报错；
● 短接后接地，能有效屏蔽衬底噪声耦合。
标准做法（最推荐）：Dummy两端用Metal短接，然后通过Contact和Metal连接到干净的模拟地（AVSS）或模拟电源（AVDD），并在LVS中设置允许Dummy器件存在。
04、Dummy相关的“翻车案例”
翻车1：Dummy画了，但宽度不一样
某工程师在做Bandgap反馈电阻匹配时，为了省面积，把两端的Dummy电阻宽度缩窄了一半。DRC和LVS都过了，后仿也没发现异常。流片回来后，Bandgap输出电压的离散性比预期大了3倍。原因就是——宽度不对的Dummy没有正确模拟边缘刻蚀条件，真实电阻的线宽偏差没有被Dummy“吸收”。
翻车2：Dummy忘了短接
Dummy画对了，但忘了将两端短接，也没有接地。LVS报“Extra Device”错误。工程师排查了3个小时，最后发现——Dummy被当成一个独立的电阻识别了，而原理图中没有这个电阻，导致器件数量不匹配。
翻车3：Dummy只加了一端
一维阵列中只在左边加了Dummy，右边没加。右侧边缘的电阻在后仿中表现与左侧不一致，流片后匹配精度远低于设计预期。
05、总结：Dummy的灵魂三问
每次画Dummy前，问自己三个问题：
记住一句话：Dummy不是“装饰品”，它是匹配版图中不可或缺的工艺补偿结构。画对了没人夸你，画错了全盘皆输。
扫二维码领资料
