DDR5标准落地，国内外厂商进展汇总

千呼万唤始出来，JEDEC 固态技术协会终于正式公布了 DDR5 SDRAM 标准（JESD79-5），标准中指出，DDR5 内存的引脚带宽（频率）是 DDR4 的两倍，首发将以 4.8Gbps(标准频率 4800MHz)起跳，比末代 DDR4 的速率 3.2Gbps（标准频率 3200MHz）增加了 50%之多，总传输带宽提升了 38%，当前版本标准允许的最高速率可达 6.4Gbps（标准频率 6400MHz），是 DDR4 官方峰值的两倍，未来或可扩展至 8400MHz 左右。

此外容量方面，单颗 DDR5 的容量从 16Gbit 提升至了 64Gbit，是 DDR4 的四倍，结合 die 堆叠，可以将多达 8 个管芯 die 为一个芯片，单个封装的 LRDIMM 的容量最终将达到 2TB；功耗方面，DDR5 电压从 DDR4 的 1.2V 降至 1.1V，电源效率有所提高，但提升幅度不如 DDR4 和早期标准。

 
信息源：AnandTech

为何文章开头要用“千呼万唤始出来”？因为 JEDEC 固态技术协会早在 2017 年就开始和各大 SDRAM 厂商协作，着手起草 DDR5 SDRAM 标准，并于 2018 年公布了 DDR5 SDRAM 技术规范草案，在此之后就一直没有确切的消息流出。电子圈关于“DDR5 为何迟迟不普及？”的猜测越来越多，而今天终于等到了正式“官宣”，只是想要一览详情，可能还要花上点钱。

 
信息源：JEDEC

不过这并不影响我们对 DDR5 的基础认知，首先来了解一下 DDR3/4/5 的发展过程。

从 DDR3~DDR5 的性能升级史

 
信息源：JEDEC

• DDR3 时代

DDR3 SDRAM 标准（JESD79-3）是 JEDEC 固态技术协会于 2007 年发布的，随着规范的推出，DDR3 开始走向舞台。功耗方面，得益于生产工艺的精进，DDR3 的工作电压从 DDR2 的 1.8V 降到 1.5V；速度方面，DDR3 从 800MHz 起跳，最高可以达到 1600MHz，差不多是 DDR2 的两倍（由于采用了内外时钟机制，DDR2 拥有 400/533/667MHz 等不同时钟频率）。

• DDR4 时代

时隔五年，JEDEC 固态技术协会在 2012 年 9 月正式发布了 DDR4 SDRAM 标准（JESD79-4），由于采用了双向传输机制、点对点设计和三维堆叠封装技术，在功耗和速度方面都有了很大提升。DDR4 的工作电压从 DDR3 时代的 1.5V 降到 1.2V，速度方面则从 2133MHz 起跳，最高速度可达 4266MHz，接近 DDR3 的三倍。

• DDR5 时代

2020 年 7 月，JEDEC 固态技术协会再次更新 SDRAM 标准至 DDR5（JESD79-5），该规范整体是在 DDR4 的基础上起草的，因此大体框架类似，DDR5 DIMM 同为 288 针（引脚排列变更）。

 
信息源：JEDEC

要说不同，除了那些我们可以直观看到的表征参数不同外，DDR5 还采用了一些新技术，增加了不少新功能。

以解析方式为例，DDR4 及前代 DDR 产品中命令和地址信号管脚都是各自独立的，工作时，当片选信号有效，上升沿来临时，DRAM 命令接收器将采样所有命令信号并进行解析，同时根据需要采样地址信号来获取地址信息，这意味着所有操作可以在一个时钟周期完成。而 DDR5 却首次采用了命令和地址信号合成一条 CA 总线和 2N 模式，将单个命令分两个时钟周期完成，即在第一个上升沿来临之时，先采样 CA 信号来解析命令，再在第二个上升沿来临之时，采样另一个 CA 信号来解析地址。表面上看是变复杂了，实际上是 DRAM 核心时钟速率缺乏进展，为了解决提高容量和速率后 VDD 管脚增多、电流返回路径变长的无奈之举，这一点也可以从“一个 DIMM，两个通道”得到认证。

 
信息源：Micron

以信号处理为例，DDR5 还在 DQ 接收器中引入了决策反馈均衡（Decision Feedback Equalization：DFE），它是一种通过使用来自内存总线接收器的反馈来提供更好的均衡效果来减少信号内部干扰的方法。怎么理解？当数据速率超过 3.2Gbps 后（DDR5 的最高数据速率可达 8.4Gbps），码间串扰 ISI 就会加剧，信噪比的降低可能会导致 DRAM 焊球处的眼图完全闭合，而目前解决该问题的最佳方法是在 DQ 接收器中加入 DFE。

以功耗为例，如前所述，相较于 DDR4 及前代产品，DDR5 进步不算很大，但值得一提的是 DDR5 的电压调节方式改变了，从主板移至各个 DIMM，由 DIMM 响应其自身的电压调节诉求，这意味着主板将更加精简，DIMM 将因集成稳压器功能变得复杂。

此外，还有很多新技术特性没有列出来，比如片内 ECC、写模式命令、DQS 内部振荡器等。有兴趣者可自行查询 JEDEC 标准。

DDR5 来了，哪些主要厂商在跟进？

聊完了技术，我们再来聊聊市场。DDR5 内存发布后，AMD、英特尔、美光、三星、SK 海力士等厂商纷纷出面站台。下面是站台话术和相应厂商的 DDR5 产品进展情况：

• AMD

“高性能计算所需要的内存必须能够跟上当今处理器不断增长的需求。随着 DDR5 标准的发布，AMD 可以设计出更好的产品，以满足我们客户和最终用户的潜在需求。” AMD 首席技术官乔·麦克里（Joe Macri）表示，“通过 JEDEC 制定的统一标准，存储器带宽的提高节奏变得可预测，有助于下一代高性能系统和应用的开发。”

DDR5 相关产品进展：

AMD 尚未有成熟的平台支持 DDR5 内存，估计企业级先行，比如下半年基于 Zen 3 的 AMD 热那亚（EPYC 3）等，此外据行业内部人士称，AMD 在 2022 年发布的 Zen4 架构锐龙处理器将会是其首个支持 DDR5 的桌面平台。

• 英特尔

“随着 JEDEC DDR5 标准的发布，我们正在进入 DDR 性能和功能的新时代。DDR5 是整个行业付出巨大努力完成的，它标志着存储器功能的巨大飞跃，它提供了 50%的带宽跳跃，以满足 AI 和高性能计算的需求。”，英特尔数据平台事业部副总裁 Carolyn Duran 如是说。

DDR5 相关产品进展：

英特尔同样尚未有成熟的平台支持 DDR5 内存，据说明年年底 Eagle Stream 平台（LGA4677）的首发产品，Sapphire Rapids 架构处理器将首发支持 DDR5 内存。

 
信息源：Micron

• 美光

“美光科技很荣幸能成为 JEDEC 组织的一员，该组织为遵循技术标准的跨行业合作提供了一个有效的论坛。DDR5 标准的发布是存储器界的关键进步，它将助力下一代数据上云、跨企业、跨网络、高性能计算和人工智能应用的推进。” JEDEC 董事会成员兼高级技术员 Frank Ross 表示。

DDR5 相关产品进展：

美光已于今年 1 月出样基于 1Znm 工艺的 DDR5 内存，美光官方表示其性能至少提升了 85%，与 DDR5-6400 还有点距离。在业务层面，美光还发起了 TEP 技术支持计划，以推动 DDR5 内存的采用。

• 三星

“DDR5 框架是服务器、PC 和其他主要电子设备的内存发展的关键转折点。我们很高兴看到 DDR5 行业标准的及时发布，并期望在符合市场需求的时间内，将我们的 DDR5 标准化解决方案投入量产。”三星内存产品规划高级副总裁 Sangjoon Hwang 表示。

DDR5 相关产品进展：

三星今年 3 月宣布将在 2021 年正式开始量产 DDR5 内存，并且使用 EUV 工艺，制作将会在韩国平泽的新工厂进行。

• SK 海力士

“DDR5 将引领以数据为中心的时代的演进，并将在第四次工业革命中扮演关键角色。” SK 海力士 DRAM 产品计划负责人 Uksong Kang 表示，“SK 海力士正通过开发业界首款符合 JEDEC 标准的 DDR5 产品来开拓市场新领域。 其实，自 2018 年以来，我们一直在与许多合作伙伴合作，通过开发测试芯片和模块来验证 DDR5 生态系统，并尽力确保今年下半年实现批量生产。”

DDR5 相关产品进展：

SK 海力士今年 4 月宣布，DDR5 内存定于今年内量产，初期以 10nm 级 16Gb 容量为主（6 月已推出），支持 5.2Gbps 的数据传输速率，单条最大 32GB，后期会给出 8Gb、16Gb、24Gb、32Gb、64Gb 供选择，单条最大容量可到 128GB。

• 其他厂商

全球前三大内存厂商三星、SK 海力士及美光垄断了全球近 95%的份额，南亚科技是第四大内存厂商，不过全球份额只有 3%不到。南亚科技之前的内存来自美光授权，今年 1 月南亚科技宣布将转向自研的 10nm 级内存，并建设 10nm DDR5 产线，下半年试产。

此外，中国大陆的澜起科技也在积极布局研发 DDR5，据悉目前已经完成 DDR5 第一子代工程版芯片流片及功能验证，各项指标和功能符合预期，预计将在未来两年内完成第一代 DDR5 芯片的研发和产业化。

写在最后

市场方面，按照惯例，DDR SDRAM 在硬件完成后需要 12 到 18 个月才会出现在终端设备中，以 DDR4 为例，2012 年 9 月发布标准，直至 2014 年底， DDR4 内存产品才开始纷纷上市。但有消息称，DDR5 今年底就有可能率先用于服务器市场。根据 IDC 市场研究人员的预测，到 2021 年，DDR5 将占到整个 DRAM 市场的 25%，到 2022 年将达到 44%。

其实，从资本的角度来看，这个过渡期也是在 JEDEC 固态技术协会及其会员的掌控之下的，毕竟建立一条完整的生产线价格不菲，没有一家 SDRAM 厂家会选择在没有内存战压力的情况下，提前选择建造、启用新的生产线。如同摩尔定律的内推力量一样，资本家们会将每一代产品中的利润最大化后才会收手进入下一关卡。今天 JEDEC 固态技术协会推出 DDR5 SDRAM 标准，是内存跟着主核走的明智之选。

更多对于芯片、电子产业的深度原创，请点击与非原创之《与非大视野》