Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询
EN / 中文

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

时序

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门
不限时间
  • 从系统角度深入分析VCO选型规则
    文章主要介绍了时钟时序、相位噪声与误码率BER的相关知识，特别是针对VCO选择时如何评估其对系统性能的影响。文中详细解释了相位抖动的概念、单点噪声与积分相位噪声的关系，以及如何通过单点噪声计算积分相位噪声并将其转换为均方根相位抖动。同时，文章还讨论了256QAM调制方式下，不同相位抖动量级对误码率的影响，并通过星座图进行了直观演示。最后，文章指出即使在较强的加性高斯白噪声环境下，外侧符号的统计弥散范围仍然大于内侧符号，强调了相位抖动对系统性能的重要影响。
    346
    09/04 08:15
    相位噪声 时序
  • 高速数模接口时序路径的零周期检查
    数模接口时序路径，是模拟IP内的ADC2数字域的第一级寄存器（ff1 reg）。时钟是ADC时钟，时钟source点是模拟IP内的grp pin(对应模拟IP内PLL的输出端)。时钟频率是2GHz（时钟周期是500ps）。
    203
    09/02 08:15
    时序
  • 手把手教你：拆解BLE 配对第一阶段时序过程
    本文介绍了蓝牙配对第一阶段的时序，详细解释了主机和从机的动作。使用泰凌微芯片并提供了具体的SDK和demo链接。展示了主机主动发起配对加密的时序图，其中包含设备的IO能力、带外数据标志、认证请求信息等。还提到了从机主动发起配对加密的过程，并预告了下篇将继续介绍配对第二阶段的时序。最后，作者分享了一套不依赖商业BLE协议栈的手写BLE广播扫描逻辑教程，适合嵌入式开发者深入了解蓝牙底层。
    508
    06/25 08:07
    蓝牙 时序
  • 艾德克斯OBC/车载充电机测试系统-负载效应测试、输出电压范围测试
    科瑞杰-艾德克斯作为在新能源领域的领先测试测量方案供应商，艾德克斯测试方案符合GBT18487.1电动汽车传导充电系统三部分的要求：GBT20234.1、GBT20234.2、GBT20234.3，对充电机电气性能及耐久性能的测试符合QC/T895-2011标准，具有诸多独特且重要的功能，如：充电机电气性能及耐久性能的测试，模拟车载控制系统，控制和监控充电机的故障状态和运行参数，方便用户对产品对各
    410
    06/23 09:13
    时序 车载充电机
  • [SPI] 主机发送时序优化：缩短 CS 到 SCLK 的延迟
    在使用HPM_SDK的SPI主机示例时，常见的问题是CS先被拉低，但一段时间内无SCLK，随后SCLK才连续输出。这是由于SPI启动后TX FIFO暂无数据，DMA尚未开始搬运所致。本文提出优化流程，即先配置和启动DMA，再配置和启动SPI，从而缩短CS→SCLK的首字节延迟并增强整帧连续性。此优化将在HPM SDK 1.11.0版本中提供。
    554
    05/25 10:08
    SPI 时序
    [SPI] 主机发送时序优化：缩短 CS 到 SCLK 的延迟
  • MicroPython LVGL基础知识和概念：时序与动态效果
    本文是 LVGL 9.0 版本面向 MicroPython 开发的「时序与动态效果」核心知识梳理，相当于嵌入式 GUI 的 “动态引擎”，完整拆解了定时器（Timers）、动画系统（Animations）两大核心模块，以及时间线（Timeline）这类进阶编排工具，帮开发者实现周期性任务、延时执行、流畅 UI 动效，是让嵌入式界面从 “静态展示” 升级为 “交互灵动” 的关键基础。
    488
    04/13 09:54
    MicroPython LVGL
  • 布局布线各阶段出现时序gap的原因？
    在芯片设计过程中，不同阶段的时序模型差异会导致时序gap。主要因素包括：Place → CTS：理想时钟假设 vs 实际时钟树引入额外延迟；时序模型从严。CTS → Route：虚拟布线 vs 实际布线增加真实RC；拥塞、DRC、SI影响；时序分析更全面。少数情况：CTS/Route工具优化有效，实际RC优于估计。
    1456
    04/09 11:21
    芯片设计 PCB布局布线
  • 如何配置控制器局域网络位时序实现系统性能优化？
    控制器局域网络(CAN)可在多个网络站点之间提供强大的通信能力，支持多种数据速率和距离。CAN具有数据链路层仲裁、同步和错误处理等特性，广泛用于工业、仪器仪表和汽车应用之中。在ISO 11898标准的框架下，借助分布式多主机差分信令和内置故障处理功能，DeviceNet、CANopen等多种协议针对物理层和数据链路层规定了相应的实现方式。本文旨在描述如何针对给定应用优化设置，同时考虑控制器架构、时钟、收发器、逻辑接口隔离等硬件限制。文章将集中介绍网络配置问题——包括数据速率和电缆长度——说明何时有必要对CAN节点进行重新配置，以及如何从一开始就实现对节点的优化配置。
    530
    03/18 11:16
    时序 控制器局域网
  • ICG时序问题再续新篇
    最近遇到了由于local density引起的ICG时序问题，追加一期，总结一下引起ICG时序问题的一些原因。前端RTL设计时如果采用特殊的ICG结构，例如级联ICG或高扇出ICG，容易引起潜在时序问题。
    2306
    2025/08/08
    时序
    ICG时序问题再续新篇
  • 自动驾驶中常提的“时序”是个啥？有啥作用？
    自动驾驶技术的发展，不仅依赖于感知算法的精度和决策规划的智能，还深深植根于系统内部对“时序”这一概念的精准把控。所谓时序，简单来讲，就是系统在不同模块之间、不同传感器之间以及传感器与执行单元之间，按照严格的时间顺序和频率进行数据采集、处理与响应的能力。对于自动驾驶系统而言，时序不仅是保障精度和性能的基石，更是确保安全和可靠性的基础。
    706
    2025/07/17
    自动驾驶 时序
    自动驾驶中常提的“时序”是个啥？有啥作用？
  • 为啥FPGA资源/时序都有很大的优化空间？
    在工作中，我们接触到的至少90%以上的FPGA项目，它的的资源/时序都有很大的优化空间，为啥这么说？
    444
    2024/04/19
    FPGA 时序
  • 一种新的软件时序偏差校准方法加速双脉冲测试进程
    双脉冲测试软件（WBG-DPT)在4系、5系和6系示波器上均可使用，该软件包括一种新的专为双脉冲测试设计的消除时序偏差（deskew）的校准技术。这种新的方法与传统方法大有不同，测试速度显著加快，缩短了测试时间。
    435
    2023/11/03
    泰克 脉冲
    一种新的软件时序偏差校准方法加速双脉冲测试进程
  • 【第二章 STA概念 下】静态时序分析圣经翻译计划
    本章节介绍CMOS技术的基础知识以及执行静态时序分析所涉及的术语。
    81
    2020/12/14
    信号 时序
  • 【第三章：标准单元库 下】静态时序分析圣经翻译计划
    本章节内容主要讲解了黑盒的接口时序模型，高级时序建模，单元库中的其他属性。
    111
    2020/12/11
    时序 静态时序分析
  • 什么是上电时序？FPGA和CPU为什么需要特定时序？
    上电时序对于数字系统中的FPGA和CPU十分重要。特定的上电时序要求能够确保设备在上电过程中各个信号的正确建立和稳定，从而避免系统故障和性能问题。FPGA需要考虑配置加载、时钟管理等因素，而CPU则需要关注复位处理和时钟同步等方面的时序要求。工程师在设计数字系统时应详细了解设备的上电时序要求，并根据规范和实际应用场景进行合理设计和调试，以确保系统的正常运行和稳定性。
    287
    09/14 16:53
    时序
  • 什么是建立时间和保持时间？在数字电路设计中为什么必须满足？
    在数字电路设计中，建立时间和保持时间是两个重要的时序参数。它们直接影响着信号稳定性和系统性能。本文将探讨建立时间和保持时间的概念、意义以及在数字电路设计中的重要性。
    1423
    03/26 10:45
    数字电路 数字电路设计
  • 低功耗精密信号链应用重要的时序因素有哪些
    在低功耗精密信号链应用中，时序因素涉及到信号传输、数据采集和处理过程中的时间同步、延迟、时钟频率等各方面的问题。本文将深入探讨在低功耗精密信号链应用中，时序因素的重要性以及影响因素。
    269
    2025/04/10
    信号链 时序

正在努力加载...

热门企业 换一换
相关标签