Xilinx FPGA

• SCI 期刊验证！苏黎世大学使用 ALINX FPGA 开发板实现分子动力学模拟新方案

  近日，苏黎世大学（University of Zurich）教授 Prof.Dr.Peter Hamm 在 SCI 期刊 The Journal of Chemical Physics 上发表论文《Toward an FPGA-based dedicated computer for molecular dynamics simulations》，详细介绍了一项利用 ALINX AX7201开发板

  ALINX 官方

  753

  09/22 14:47

  FPGA FPGA开发板
• Xilinx FPGA中COE文件格式详解

  本文介绍了Xilinx FPGA中的COE文件格式及其用途，详细讲解了文件的基本结构和语法，包括文件头信息和数据部分。重点强调了进制一致性、数据宽度、数据数量和分隔符的重要性，并提供了实例演示如何编写COE文件。最后提醒读者注意文件路径命名规则，并鼓励使用脚本来生成COE文件以提高效率。 关键词：Xilinx FPGA, COE文件, 初始化块存储器, DSP48, 数据格式

  郝旭帅电子设计团队

  3750

  08/21 10:40

  Xilinx FPGA

  
• Xilinx FPGA中为什么有了BRAM还需要SliceM

  本文探讨了Xilinx FPGA中BRAM和SliceM的区别与互补关系。BRAM是大容量、高性能的专用存储器块，适用于大规模数据存储；而SliceM是可配置逻辑块的基本单元，具有低延迟、多端口访问和灵活位宽的特点，适合小容量存储和高效逻辑实现。两者在容量、粒度、访问性能、灵活性等方面各有优势，应根据具体需求选择合适的设计资源。

  郝旭帅电子设计团队

  1039

  08/20 09:30

  Xilinx FPGA

  
• vivado进行仿真时，GSR信号的理解和影响

  本文介绍了在使用Vivado进行Xilinx FPGA仿真时遇到的GSR信号问题及其解决方法。GSR信号在仿真启动时被默认添加，通常表现为从1变为0的虚线。虽然它对大多数设计没有直接影响，但在某些情况下，如异步复位的寄存器仿真中，可能会导致输出异常。通过对仿真库文件的深入分析，发现GSR信号控制着寄存器的行为。为了防止此类问题，建议在仿真时复位时间大于100ns，确保信号有效位置在GSR释放后。此外，GSR信号作为FPGA内部的全局复位信号，对于理解设计的初始化和复位行为至关重要。

  郝旭帅电子设计团队

  927

  08/15 11:25

  vivado Xilinx FPGA

  
• Xilinx的A7 FPGA板卡上电启动后，从flash读取配置信息的时间太长····（一）

  本篇简单介绍Xilinx的A7 FPGA板卡上电启动后，从flash读取配置信息的时间太长····（一）在测试新的FPGA板卡时，固化了设计，重新上电启动后，FPGA大概经过五秒的时间才正常运行。

  郝旭帅电子设计团队

  3822

  05/15 11:00

  flash Xilinx FPGA

  
• ISE 14.7 安装教程及详细说明

  本文主要介绍XILINX FPGA，下面介绍XILINX  FPGA的综合工具ISE 软件。本文档描述ISE14.7的安装与破解过程，在正文开始之前，先说明几个问题。

  FPGA技术江湖

  1767

  03/12 16:33

  ise软件 Xilinx FPGA

  
• Xilinx FPGA 7系列 GTX/GTH Transceivers

  Xilinx 7系列FPGA全系所支持的GT，GT资源是Xilinx系列FPGA的重要卖点，也是做高速接口的基础，GT的意思是Gigabyte Transceiver，G比特收发器。不管是PCIE、SATA、MAC等，都需要用到GT资源来做数据高速串化和解串处理，Xilinx不同的FPGA系列拥有不同的GT资源类型，低端的A7由GTP，K7有GTX，V7有GTH，GTZ被用于少数V7系列，更高端的U+系列还有GTY等，他们的速度越来越高，应用场景也越来越高端。。。

  lee

  5516

  2024/08/21

  Xilinx FPGA

  
• Xilinx FPGA BGA推荐设计规则和策略（二）

  上一篇介绍了BGA封装PCB层数估计、BGA焊盘设计、过孔设计、信号走线等内容，本文我们介绍下FPGA BGA封装电源管脚布线。

  FPGA技术实战

  1635

  2024/04/24

  BGA Xilinx FPGA

  
• Xilinx FPGA BGA推荐设计规则和策略（一）

  Xilinx®Versal®体系结构、UltraScale™体系结构、7系列和6系列设备有多种封装，旨在实现最大性能和最大灵活性。这些封装有四种间距尺寸：1.0 mm、0.92 mm、0.8 mm和0.5 mm。本文针对这几种间距封装器件就PCB层数估计、BGA焊盘设计、过孔设计、走线等进行介绍。

  FPGA技术实战

  3769

  2024/04/20

  BGA BGA封装

  
• Xilinx FPGA编程技巧之常用时序约束详解

  今天给大侠带来Xilinx FPGA编程技巧之常用时序约束详解，话不多说，上货。为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径以及异常路径为：

  FPGA技术江湖

  2377

  2024/04/01

  Xilinx FPGA 时序约束

  
• 基于FPGA的“俄罗斯方块”系统设计

  今天给各位大侠带来基于FPGA的“俄罗斯方块”设计。通过此次项目，完成以下目的：1） 熟悉Xilinx FPGA的架构及开发流程；2） 设计一个功能完整的系统，掌握FSM + Datapath的设计方法。

  FPGA技术江湖

  1863

  2024/03/28

  FPGA Xilinx FPGA

  
• Xilinx FPGA时钟及I/O接口规划（二）

  Vivado®Design Suite提供了几种可能影响I/O和时钟规划的器件规划功能。例如，FPGA配置方案、约束、配置电压方式都会影响I/O和时钟规划。或者，定义与封装兼容的其他器件，以便在最终设计需要时更改FPGA器件时，可以实现无缝衔接。建议在时钟和I/O规划前定义这些特殊的属性。

  FPGA技术实战

  6173

  2024/02/20

  i/o接口 Xilinx FPGA
• Xilinx FPGA Partial Reconfiguration 部分重配置 详细教程

  Partial Reconfiguration（部分重配置）在现在的FPGA应用中越来越常见，我们这次的教程以Project模式为例来说明部分重配置的操作过程。这里我们使用的Vivado版本是2017.2，使用的例程是Vivado自带的wavegen工程，并在工程中增加一个计数器模块，如下图所示

  森森Techdaily

  3322

  2024/02/10

  vivado Xilinx FPGA

  
• FPGA技术干货集锦

  本期内容与非网整理了涵盖初、中、高级的FPGA相关技术干货，包含技术资料、电路设计、在线课程等技术分享。

  与非网小编

  2957

  2024/02/07

  FPGA Xilinx FPGA
• Xilinx 7系列FPGA PCB设计指导（四）

  传输介质的选择，无论是PCB材料还是电缆类型，都会对系统性能产生很大的影响。尽管任何传输介质在GHz频率都是有损的，但本章提供了一些管理信号衰减的指南，以便为给定的应用获得最佳性能。

  FPGA技术实战

  1419

  2024/02/07

  FPGA pcb设计

  
• Xilinx 7系列FPGA PCB设计指导（一）

  从本文开始，我们陆续介绍下有关7系列FPGA通用PCB设计指导，重点介绍在PCB和接口级别做出设计决策的策略。由于FPGA本身也属于数字集成电路，文章中的大部分设计策略及概念也可为其他数字IC电路设计提供参考。文章内容主要包括以下五个章节内容：

  FPGA技术实战

  1517

  2024/02/07

  FPGA pcb设计

  
• 晶圆的另一面：背面供电领域的最新发展

  在我从事半导体设备的职业生涯之初，晶圆背面是个麻烦问题。当时发生了一件令我记忆深刻的事：在晶圆传送的过程中，几片晶圆从机器人刀片上飞了出来。收拾完残局后，我们想到，可以在晶圆背面沉积各种薄膜，从而降低其摩擦系数。放慢晶圆传送速度帮助我们解决了这个问题，但我们的客户经理不太高兴，因为他们不得不向客户解释由此导致的产量减少的原因。

  与非网编辑

  1386

  2023/09/04

  台积电 半导体设备

  
• Xilinx FPGA Vivado 开发流程

  本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

  FPGA技术江湖

  921

  2023/02/21

  vivado Xilinx FPGA

正在努力加载...