Supplyframe Supplyframe XQ Datasheet5 Component Search Engine Findchips bom2buy Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

时序约束

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门

资讯

查看更多
  • 时序约束之Xilinx IDELAYE2应用及仿真笔记
    时序约束之Xilinx IDELAYE2应用及仿真笔记
    本文我们介绍下Xilinx SelectIO资源内部IDELAYE2资源应用。IDELAYE2原句配合IDELAYCTRL原句主要用于在信号通过引脚进入芯片内部之前，进行延时调节，一般高速端口信号由于走线延时等原因，需要通过IDELAYE2原语对数据做微调，实现时钟与数据的源同步时序要求。
    238
    9小时前
    xilinx 时序约束
  • Xilinx FPGA编程技巧之常用时序约束详解
    Xilinx FPGA编程技巧之常用时序约束详解
    今天给大侠带来Xilinx FPGA编程技巧之常用时序约束详解，话不多说，上货。为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径以及异常路径为：
    1811
    04/01 09:30
    Xilinx FPGA 时序约束
  • 数字IC设计中异步FIFO的时序约束
    数字IC设计中异步FIFO的时序约束
    使用异步FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法。在异步FIFO中，读指针在读时钟域，写指针在写时钟域，所以不能单独运用一个计数器去产生空满信号了。因此，须要将写指针同步到读时钟域去产生空信号，将读指针同步到写时钟域去产生满信号。
    2033
    03/27 08:57
    数字ic设计 时序约束
  • 浅谈时序约束之false path
    RTL  designer面临的重大挑战之一是预先识别完整的timing exceptions。这成为复杂设计中的一个迭代过程，传统是基于时序报告中的关键路径或故障路径分析来识别额外的timing exceptions。
    9515
    2022/04/24
    时序约束
  • 浅谈时序约束之multi cycle path
    同步设计的最大频率由最长的时序路径的延迟决定。然而，在复杂的高频设计中，可能存在一些路径，其传播延迟大于最大工作时钟频率的周期。
    2666
    2022/04/24
    时序约束
与非星榜
相关标签