芯耀
509
一、存储器发展过程
存储技术的历史可追溯到18世纪20年代，从最初的纸质记录到现代高度集成的半导体存储器，存储技术经历了数百年的演变，推动了计算机科学、通信技术及各类电子设备的飞速发展。
最初的信息存储主要依赖于纸质媒介，1725年，法国人布乔（Jacquard）发明了打孔卡，被认为是最早的机械化信息存储形式，标志着数据存储和处理从人工手段向机械化方式转型。
随着电子技术的发展，存储器逐步从机械存储转向基于磁性媒介的磁存储器。1928年，磁带被发明并开始商用，标志着磁性存储时代的到来。此后不久，1932年，第一个磁鼓内存被制造出来，其存储容量为62.5千字，能够被电子计算机进行快速访问，成为电子计算机存储技术的初步尝试之一。
1946年，世界上第一台电子管计算机——ENIAC在美国宾夕法尼亚大学诞生。采用再生电容磁鼓存储器存储数据，与现代微型计算机相比，其体积和质量都显得十分巨大。
1956年，IBM公司发明了硬盘驱动器（Hard Disk Drive，HDD）成为磁性存储器的重要突破。硬盘的出现显著提高了存储容量，并能更高效地进行数据存取，广泛应用于计算机数据的存储，取代了较为笨重的磁鼓内存。
20世纪60年代末，光存储技术开始崭露头角。1965年，世界上第一个只读光盘存储器（CD-ROM）诞生。光盘凭借较大的存储容量及激光读取技术，在数据存储领域占据一席之地。与此同时，半导体存储技术的发明引发了信息存储领域的新一轮技术革命。
1966年，动态随机存取存储器问世，标志着半导体存储时代的到来。最初的DRAM存储容量仅为1 kB，但随着芯片的集成度的不断提高，单位面积上的晶体管以及存储电容的数量也在急剧的增加，现在的单颗裸片的存储容量已经达到了16 Gb以上。
与传统的磁性存储器相比，半导体存储器在数据存取速度、容量、体积、耐用性以及能耗等多个方面表现出了更为突出的优势，推动了其在各类应用中的普及。
下图展示了常见存储器的种类，包括磁性存储器、光学存储器、半导体存储器以及它们的代表性产品。
二、半导体存储器分类
根据掉电存储信息是否会丢失，半导体存储器大致可以分为两大类，即非易失性存储器（Non-volatile Memory, NVM）和易失性存储器（Volatile Memory, VM）。
非易失性存储器是当外部的电源停止供电后，其存储的数据信息还能长时间保持。与此相对，易失性存储器是在外部电源断开后，其存储的数据信息会丢失，这意味着，要想保证数据信息的完整性，必须时刻对存储器保持供电状态。
非易失性存储器主要指的是只读存储器（ROM）。为了满足不同应用场景的需求，只读存储器发展成若干不同的种类，具体包括：可编程只读存储器（PROM）、可抹除可编程只读存储器（EPROM）、电子式可抹除可编程只读存储器（EEPROM）和快闪存储器（Flash memory），这些不同类型的非易失性存储器在结构设计、编程方式、擦除机制以及应用领域方面各具特色。
其中，PROM是最基础的可编程存储器，出厂时为空白状态，用户可在使用前进行一次性编程，数据一旦写入便无法更改。因此，适用于存储固定程序或参数配置等无需更新的场景。相比之下，EPROM进一步提升了PROM的可用性，允许用户在编程后通过紫外线照射方式擦除已写入的数据信息，使得同一芯片可多次使用。然而，EPROM擦除过程缓慢且依赖专用设备，限制了其灵活性。为进一步提升擦除和编程的便捷性，EEPROM应运而生。它通过施加高电场的方式移除浮栅中的电子，实现数据的擦除和重写，支持多次擦除和编程。与EPROM相比，EEPROM在封装时无需保留石英透明窗口，因此结构更紧凑，同时，擦除数据的方式更加高效。
Flash Memory则是在EEPROM技术上的进一步优化和扩展，广泛应用于现代电子产品中。它的工作原理与EEPROM类似，但采用了不同的存储单元结构和更高效的数据处理方式。EEPROM采用的是逐字节数据擦除的方式，而Flash Memory采用的是块级擦除，即整块存储区域需要一起擦除才能重新写入。这使得Flash Memory的写入速度远高于EEPROM。
易失性存储器通常指随机存储器（RAM），也称为内存。根据随机存储器在工作时是否需要不断通电刷新保存的数据，可分为静态随机存取存储器（SRAM）和动态随机存取存储器。所谓的静态随机存取存储器，就是在其工作的时候，只要不断电，存储的数据就可以一直保持。相比之下，DRAM存储的数据就需要定期的刷新。因为DRAM是将数据存储在电容当中，电容是非理想的，会存在介质漏电，如果不定期的刷新，会导致存储信息的丢失。与SRAM相比，DRAM存储单元的结构十分简单，仅有一个晶体管和一个存储电容构成，而且成本较低，因此在许多领域得到广泛的应用，也成为集成电路市场中单品销售额占比最高的芯片。
三、动态随机存取存储器
动态随机存取存储器作为当前信息社会中最为关键的半导体存储技术之一，已被广泛应用于人工智能、云计算、物联网及高性能计算等诸多领域。随着上述产业的迅猛发展，对高性能存储器的需求呈现出指数级增长，特别是近年来，DRAM的市场需求已达前所未有的水平。与此同时，新兴产业对存储器的性能提出了更高的要求，尤其是在存储容量、读取速度和功耗等方面。
因此，为了适应这些日益严苛的需求，DRAM芯片必须不断沿着摩尔定律进行迭代和升级，以提升其性能。除了在电路设计与系统架构层面的优化之外，关于DRAM器件层级的研究，尤其是针对存储单元微缩与器件物理极限的探索，也成为当前学术界与工业界关注的热点。
DRAM器件的操作特性主要受到存储电容的影响，因此，大多数关于DRAM器件的研究主要集中在如何实现存储电容性能的增强，这也是研发人员重点研究的领域。
四、DRAM存储器结构
从功能上来看，DRAM芯片主要由存储阵列区域（Memory Cell Array）和外围电路区域（Peripheral Circuitry）两大部分组成，这两个区域各自有不同的特点和作用，共同支持DRAM存储器的正常工作。
外围电路区域是DRAM存储器的辅助部分，负责对存储阵列进行控制、访问、数据传输等管理工作，为存储阵列的正常操作提供支持。其涉及的功能包括地址选择、数据读写、刷新、以及与系统其他部件的接口。
存储阵列是DRAM存储器的核心部分，负责实际的数据存储。在每一次的数据读写过程中，外围电路通过地址解码和控制信号来选中存储阵列中的特定单元，同时与存储阵列中的存储电容、字线、位线、灵敏放大电路等结构相互配合来完成对数据的读取和存储。
存储阵列和外围电路两者协同工作，使得DRAM存储器具有大容量的同时，还能进行高速、高效的数据操作。
DRAM存储器内部的基本结构如下图所示：
从物理结构上来看，DRAM存储器采用层层分级的设计结构，如图所示：
图（a）展示了由8个DRAM芯片构成的内存条，其中，每个DRAM芯片都是由功能完整的Die通过封装后得到。如图（b）所示，每个Die又包含多个完全相同的Bank，所有的Bank都是可以独立处理数据的单元。而每个Bank内部又包含成千上万个1T1C的基本单元，如图（c）所示。以容量为1GB的DRAM存储器来说，其至少包含10E9个1T1C基本单元，也就是10E9个电容器，每个电容器用于存储1位二进制数据信息。
五、DRAM存储单元工作原理
下图描绘了1T-1C DRAM存储单元结构，每个存储单元由一个电容C和一个晶体管T组成。在该单元结构中，二进制信息（bit）以电荷的形式存储在电容C上，电容C通过晶体管T连接到位线（Bit line, BL）。晶体管T充当开关的作用，其栅极由垂直于位线的字线（Word line, WL）控制。因此，每个独立的DRAM存储单元可以经由一根字线和一根位线进行寻址。在存储单元之外，还有一个与BL电路直接相连的重要结构，即感应放大器（Sensing Amplifier, SA）。
感应放大器通常包括一个交叉耦合的反相器电路，可以最大限度地提高信噪比，实现存储的电荷信息与数字信息之间的转换。
DRAM存储器有三种基本工作模式，分别是写入操作、保持操作（又叫刷新操作）和读取操作。这三种操作是DRAM能够正常存储和提供数据的基础。
其中保持操作是DRAM的重要特点之一，区别于基于晶体管存储的静态随机存取存储器。这主要是因为DRAM存储器存储单元中的晶体管和电容器都是非理想的，存在一定程度的漏电，必须通过定期刷新的方式确保电容上的电荷量始终处于一定的范围。
为了应对电容上的漏电问题，设计者们在存储阵列的电路设计上进行了一些创新。比如，让极板（Plate, PL）电压始终保持VBLH/2，这样一来，电容器上的有效电压实际是在±VBLH/2 之间切换，而并非是在0V和VBLH之间切换，这能够一定程度上减小电容介质上所施加的电应力，从而实现对电容器泄漏电流的改善。
所谓的写入操作，就是将数据从数据总线写入DRAM存储电容的过程。
具体操作如下：首先，内存控制器向DRAM芯片发送携带目标存储地址（行地址和列地址）以及待写入的数据的命令，由行列译码器解码地址信号，确定目标存储单元所在行和列。随后，将位线BL预充电至高电压VBLH或低电压VBLL。
接着，向字线施加高电压VWLH，使存取晶体管T导通。此时，位线将对存储电容C充电或放电，从而实现将信息的写入。
当向晶体管T的栅极施加低电压VWLL时，存储电容C与位线BL断开，信息将被保存在存储电容C上。通过以上操作，DRAM存储器实现了数据的动态写入。
保持操作指的是DRAM存储器在完成写入或读取操作后，继续保持当前的数据状态，直至下一次操作。
正如前文所述，由于存取晶体管和存储电容的非理想特性，随着时间的推移，储存的电荷信息会逐渐地丢失。因此，需要对DRAM存储器进行周期性的刷新。
刷新的具体操作如下：当内存控制器发出刷新命令后，芯片内部的刷新计数器会生成一个待刷新的行地址，并把待刷新的行激活。
此时，目标行的所有存储单元被打开，电容中的电荷与位线电荷进行分享，并导致位线电位发生微小变化。感应放大器会快速读取并放大位线电位变化，将其放大为逻辑高电平（1）或低电平（0）所对应的电位。随后，完成电容器中电荷的恢复。
刷新完成后，关闭当前行并复位位线，为下一次刷新或正常读写请求做好准备。与此同时，刷新计数器自动递增，指向下一行的地址。这一过程循环往复，确保在规定的刷新周期内（通常为64毫秒或32毫秒，与具体产品型号有关）完成所有行的刷新。每次刷新操作会占用数百纳秒的时间，在这个期间DRAM无法响应外部访问请求，导致短暂的性能延迟。
读取操作是将DRAM单元中存储的数据从电容器中读取并传送到数据总线的过程。
具体操作如下：首先，将差分感应放大器SA输入端施加相等的信号VBLH/2，此刻触发器处于亚稳态。随后，通过施加高电位VWLH打开所选择的WL，使存储电容C和相应的位线BL连接。此时，电荷会在存储电容C与位线电容CBL之间重新分配，导致有源BL上的电压变化，而无源BL上的电压仍保持在VBLH/2的预充电电平。
触发器会根据有源BL上的电压变化跳转到稳定状态。如果存储电容里的电荷为“0”，则有源BL上的电压减小，低于VBLH/2，最终触发器跳转到稳定状态“0”。如果存储电容上的电荷为“1”，则有源位线电压增加，触发器最终进入“1”状态。触发器的状态可以通过外围逻辑电路读取，从而实现DRAM单元中存储信息的读取。
DRAM单元的读操作是一种破坏性的读。因此，整个读出过程中，存取晶体管T始终处于选通状态，随着触发器摆动到稳定状态，存储单元中的信息可以被重写。
好了，关于半导体存储的相关知识就介绍到这儿，对半导体感兴趣的同学欢迎关注《半导体全解》，一起了解更多半导体知识！
参考文献：
(1)李远彪 DRAM中ZrO_2基高k值低漏电MIM电容研究[D].
(2)王玥 面向新型存储的光互连网络架构的研究[D].
(3)杨鹏 双层堆叠的三维相变存储器刻蚀工艺研究[D].
