芯耀
与非AI
197
随着电子设备向小型化、高集成度发展，传统的分立式网络变压器在PCB面积和高度上逐渐成为瓶颈。CHIP LAN（芯片级LAN变压器/集成式共模电感）作为一种紧凑型解决方案，将共模电感（CMC）与高压电容集成在单个表贴封装中，为百兆、千兆及更高速率的以太网接口提供了省空间、易生产的替代方案。本文从工程实践出发，系统梳理CHIP LAN的结构特点、关键参数、选型要点及典型应用，并结合部分型号进行说明。
一、CHIP LAN与传统网络变压器的对比
传统网络变压器通常采用环形或双孔磁芯，绕制初级和次级线圈，实现信号隔离、阻抗匹配和共模抑制。而CHIP LAN仅保留共模电感（CMC）部分，配合外部的隔直电容和PHY芯片完成信号耦合，放弃了初次级隔离功能。因此，CHIP LAN适用于无需变压器隔离（如芯片间短距离传输）或隔离已由其他器件（如光耦、数字隔离器）提供的场景。
优势：体积小（常见2012/3216/4532封装）、高度低（≤2.5mm）、适合自动化贴片、成本较低。
劣势：不提供直流隔离（无初次级隔离耐压），无法用于需要安规隔离的接口（如RJ45连接器侧）。
CHIP LAN通常用于PHY芯片与RJ45之间的共模滤波，或者用于板内以太网信号（如背板、芯片间）的共模抑制。
二、关键参数解析
1. 共模阻抗（Common Mode Impedance）
共模阻抗是CHIP LAN的核心指标，通常标称100MHz下的阻抗值（Ω）。阻抗越高，对高频共模噪声的抑制能力越强。但过高的阻抗可能引入额外的寄生电容，影响信号质量。沃虎CHIP LAN系列阻抗范围从90Ω到1400Ω，如WHLC-2012A-900T0（90Ω）适用于千兆以太网，WHLC-2012A-122T0（1200Ω）适用于强干扰环境。
2. 直流电阻（DCR）
DCR影响信号通路的直流损耗，对于高速信号，DCR通常要求≤1Ω。沃虎CHIP LAN DCR典型值在0.3Ω~0.9Ω之间，对信号衰减影响极小。
3. 额定电流
CHIP LAN主要用于信号线，额定电流通常为几百毫安，足以满足以太网信号需求。PoE应用需选用专门支持大电流的型号。
4. 隔离电压
CHIP LAN本身不提供初次级隔离，其引脚间耐压通常较低（如50V）。需要安规隔离的场景必须使用传统网络变压器或数字隔离器。
三、选型要点与应用场景匹配
1. 千兆以太网（1000BASE-T）共模滤波
千兆以太网的四对差分线都需要共模滤波，通常选用低阻抗CHIP LAN（如90Ω~120Ω）以减小对信号眼图的影响。沃虎WHLC-2012A-900T0、WHLC-2012A-181T0（180Ω）是常见选择，四颗器件分别放置在四对差分线上。
2. 2.5G/5G/10G以太网
更高数据速率要求CHIP LAN具有更低的寄生电容和更高的截止频率。沃虎WHLC-3216A-550M0（阻抗55Ω@100MHz，尺寸3216）专为2.5G/5G设计，WHLT-3532A-121MMF（集成变压器+CMC的复合器件）用于10G Base-T。
3. 集成变压器+CMC复合型CHIP LAN
为简化设计，部分CHIP LAN集成了小型隔离变压器和共模电感，提供完整的网络接口功能，适用于空间极度受限的设备。沃虎WHLT-4532B-201MGF（1G Base-T，PoE AF）、WHLT-4532B-121MMT（10G Base-T，PoE AT）等型号，采用4532或3532封装，内置变压器和CMC，可直接连接PHY与RJ45（仍需外部电容）。
4. 工业现场抗干扰应用
在电机驱动、变频器等强干扰环境中，需要更高阻抗的CHIP LAN来抑制共模噪声。沃虎WHLC-2012A-122T0（1200Ω）和WHLC-2012A-102T0（1000Ω）可提供更强的抑制能力。
四、PCB布局与设计要点
1. 放置位置
CHIP LAN应尽量靠近PHY芯片或RJ45连接器放置，通常放置在靠近PHY的一侧，以缩短差分线长度。对于复合型CHIP LAN（集成变压器），应放置在PHY和RJ45中间。
2. 差分对布线
CHIP LAN的引脚通常按差分对排列，PCB走线应保持差分对对称、等长（≤5mil），并控制阻抗为100Ω。器件下方应避免走其他信号线，以减少串扰。
3. 隔直电容配置
当CHIP LAN与PHY直接连接时，通常需要在PHY侧串联隔直电容（典型值0.1μF），以隔离直流偏置。具体电路请参考PHY芯片数据手册。
4. 接地处理
CHIP LAN的GND引脚应直接连接到PCB的完整地平面，通过多个过孔降低接地阻抗。
五、常见设计误区与对策
误区一：用CHIP LAN替代带隔离的网络变压器
对策：CHIP LAN无隔离功能，不能用于需要安规隔离的RJ45接口。必须搭配外置隔离变压器或选用复合型带隔离的CHIP LAN。
误区二：忽略共模阻抗与信号速率的匹配
对策：高速信号（2.5G以上）应选用低阻抗（≤120Ω）型号，避免信号劣化；低速或强干扰场景可选用高阻抗。
误区三：PoE应用中误用普通CHIP LAN
对策：PoE电流需通过变压器，普通CHIP LAN不能承载。应选用带变压器且支持PoE的复合型器件，如WHLT-4532B-201MGF（PoE AF）。
误区四：单颗CHIP LAN用于多对差分线
对策：千兆以太网需要四颗独立的CHIP LAN（每对差分线一颗），不能共用。
误区五：布局时器件方向随意导致差分对交叉
对策：CHIP LAN应按照差分对输入输出方向放置，避免走线交叉，保持信号流向顺畅。
六、沃虎电子CHIP LAN选型参考
下表列举部分典型型号，供设计参考（具体参数以规格书为准）：
| 型号 | 尺寸（mm） | 类型 | 阻抗（Ω @100MHz） | DCR（Ω） | PoE支持 | 典型应用 |
|---|---|---|---|---|---|---|
WHLC-2012A-900T0 |
2.0×1.2×1.0 | CMC+Cap | 90 | 0.35 | non-PoE | 千兆以太网 |
WHLC-2012A-181T0 |
2.0×1.2×1.0 | CMC+Cap | 180 | 0.35 | non-PoE | 千兆以太网（较强抑制） |
WHLC-2012A-122T0 |
2.0×1.2×1.0 | CMC+Cap | 1200 | 1.5 | non-PoE | 工业抗干扰 |
WHLC-3216A-550M0 |
3.2×1.6×1.1 | CMC+Cap | 55 | — | non-PoE | 2.5G/5G Base-T |
WHLT-4532B-201MGF |
4.5×3.2×2.8 | X‘fmr+CMC | 200 | — | PoE AF | 1G Base-T集成隔离 |
WHLT-4532B-121MMT |
4.5×3.2×2.8 | X‘fmr+CMC | 120 | — | PoE AT | 10G Base-T集成隔离 |
WHLT-3532A-151MQF |
3.5×3.2×2.5 | X‘fmr+CMC | 150 | — | PoE AF | 2.5G/5G Base-T集成隔离 |
结语：CHIP LAN为空间受限的以太网接口提供了紧凑、可靠的共模滤波解决方案。正确选型需根据数据速率、EMI要求和是否需要隔离来决定使用纯CMC型还是复合型。本文梳理的选型要点与设计规范，希望能为硬件工程师提供实用的技术参考。
