芯耀
与非AI
464
在电源设计中，很多工程师都会遇到一个非常折磨人的问题，LDO稳态输出完全正常，但是负载一变化，输出电压瞬间下跌，甚至导致后级芯片复位。例如测试LDO输入5V，输出3.3V，负载100mA，输出纹波几乎没有，看起来一切正常。
但是连接到实际产品，MCU突然启动WiFi，DDR瞬间工作，通信模块发射，负载电流从100mA突然跳到500mA，示波器一看3.3V瞬间掉到2.8V，系统异常。
很多工程师第一反应是不是LDO选小了？是不是输出电容不够？是不是芯片坏了？其实，这背后涉及LDO一个非常重要但容易被忽略的指标：负载瞬态响应Load Transient Response。
今天就聊聊为什么LDO会出现瞬态压降，以及设计中应该如何改善。为什么LDO稳态很好，瞬态却很差？先理解一个基本问题LDO不是理想电源，它内部包含误差放大器，功率管，反馈网络，输出电容。
它的工作过程类似检测输出电压->发现偏低->调整功率管->增加输出电流。但是这个过程需要时间，如果负载突然增加，例如原来是100mA，突然变成600mA，增加了500mA，瞬间需要更多电流，但是LDO内部控制环路还没有反应过来。于是新增电流只能由输出电容提供，这就是瞬态跌落产生的原因。
那负载瞬态响应到底由什么决定？LDO负载瞬态响应主要由几个因素决定：
对咱们搞硬件的来说那其中最容易调整的就是输出电容了。那输出电容为什么能够改善瞬态呢？很多工程师认为输出电容只是用来滤波，其实在LDO里面，输出电容还有一个重要作用瞬态电流储备。
来看一个简单计算，假设LDO输出3.3V，负载突然增加500mA，LDO响应时间50μs，那么这50μs内需要由电容提供电流。电荷：
代入计算可得Q是25μC，那电容就需要释放25μC的电荷：
电容释放电荷，电容两端的电压就会下降，那咱们假设允许电压下降100mV，就能计算得到电容容值是250μF，也就是说如果希望在50μs内，500mA负载变化只造成100mV跌落，理论上需要约250μF电容。
这也是为什么很多高速数字系统里的LDO输出端会放几十μF甚至几百μF电容。输出电容ESR为什么影响瞬态？负载突然增加时第一瞬间电流经过输出电容ESR，产生：
例如负载变化500mA，输出电容ESR100mΩ，瞬间压降计算可得是50mV，如果ESR是500mΩ，压降250mV。所以低ESR电容对于改善瞬态非常重要。但是也不能无限降低，必须满足LDO稳定要求。有哪些改善瞬态响应的方法呢？总结一下提高LDO瞬态响应的几个方法就是增加输出电容，比如10μF MLCC + 100μF电解。
选择更快控制环路的LDO，不同LDO瞬态性能差异非常大，可以对比一下参数。优化PCB布局，很多瞬态问题，不是芯片问题，而是走线问题，输出电容距离LDO太远，增加寄生电感。当负载变化速度很快即使很小的电感，也会产生明显压降。所以LDO输出电容必须靠近OUT引脚。
