英特尔封装最新路线图 先进封装如何成为这家公司的胜负手

01为什么封装突然成了英特尔的胜负手

过去几年，外界看英特尔只有一个关键词：制程落后。14nm 挤牙膏、10nm 跳票，台积电一骑绝尘。但 2026 年的叙事变了——变化不只在制程，更在后道封装。

先看两个背景数字：

· 台积电 CoWoS 产能长期供不应求（据报道其 CoWoS 年产能目标是在 2028 年翻倍至约 26 万片），英伟达一家就占了其 2025 年 CoWoS 产能的约 63%，博通、AMD、Marvell 各约 10%。AI 芯片的封装产能，成了整个行业最硬的瓶颈之一。

· AI 芯片的竞争已经不是单颗裸片的竞争，而是 Chiplet、HBM、硅桥、堆叠、供电完整性与封装热管理的综合竞争。

英特尔手里恰好有两张别人不容易复制的牌：EMIB（嵌入式多芯片互连桥接）与Foveros（2.5D/3D 堆叠）。而且不是 PPT——EMIB 自 2017 年量产，Foveros 自 2019 年（Lakefield）落地，是已经跑完商业化闭环的技术。

英特尔把这件事讲得很直白：先进封装是 Intel Foundry 改善利润率的重要抓手之一，也是它在新墨西哥等地投资的重点方向。CEO 陈立武（Lip-Bu Tan）在 2026 年 8 月的财报电话会上表示，客户对 EMIB-T 的"兴趣依然非常高"，订单积压持续增长，良率与可靠性达到预期，公司正聚焦支持客户在 2027 年实现产能爬坡。

02EMIB 路线图：更细的间距、更大的封装、垂直供电

EMIB 的核心思路从 2017 年至今没变：不用昂贵的大块硅中介层，而是把微型硅桥嵌进封装基板，只在需要高密度互连的地方精准放置。这大幅减少了硅材料用量，其余部分可以用常规基板布线。

第一层演进：间距持续缩小。 EMIB 的第一层互连（FLI）凸点间距，从最初的 55 微米演进到 45 微米，路线图上将进一步缩小到约 36 微米，最终目标 25 微米。间距越细，芯片边缘能容纳的连接数越多。

第二层演进：桥本身开始"带功能"。

· EMIB-M：在硅桥中集成金属-绝缘体-金属（MIM）电容，增强供电能力、抑制电压波动；

· EMIB-T：引入硅通孔（TSV），让电力可以垂直穿过桥，避免绕远路——这对多千瓦级 SiP 和 HBM4 级内存子系统尤为关键，同时降低直流/交流噪声带来的信号串扰。

在 2026 年 6 月的 ECTC 上，Intel Foundry 公布了 EMIB-T 的一系列能力：FLI 间距下探至 25 微米、封装尺寸扩至 120×120 毫米、单封装集成超过 9 倍光罩面积的运算与存储硅片，并实现 HBM4e 超过 12 Gb/s 的信号速率与 UCIe 接口 64 Gb/s 的性能。此外还有与矽品（SPIL）合作在扇出嵌入式桥中做 SRAM 芯粒 3D 集成、超大尺寸封装架构与挑战等研究。

来源：Intel Foundry 技术简报。官方口径为：2026 年底达到 8 倍以上约 6800 mm²，2028 年达到 12 倍以上约 10000 mm²，可容纳 16 个以上 HBM4/HBM5 堆叠与 30 个以上 EMIB-T 硅桥。

为什么"更大"这么重要？ 因为硅中介层方案要跟整个封装尺寸匹配：当封装超过 8 倍光罩时，中介层的晶圆利用率会掉到约 60%；而 EMIB 硅桥方案的利用率约 90%。硅桥嵌在基板里，可以随封装变大而扩展，这是中介层做不到的。

良率与成本。 官方口径是 EMIB 良率约 90%，EMIB-T 的良率与可靠性"达到预期目标"，计划 2027 年量产。业内与媒体流传的数字更激进——EMIB-T 良率约 95% 至 98%、成本比台积电 CoWoS 低约 50%（UBS 等机构分析亦引用约 50% 的成本优势）。这部分属于业内估算与媒体报道，尚需以官方量产数据为准，但其成本结构性优势的逻辑是清晰的。

03Foveros 家族：三个变体，直接对标 CoWoS 三兄弟

Foveros 从 2019 年的晶圆上芯片方案，长成了一个覆盖 2.5D 与 3D 的完整家族。2025 年中期公布的最新路线图，正式定义了三个 2.5D 变体：

从演进历程看：Lakefield 与 Ponte Vecchio 采用有源基die + 36 微米微凸点；Meteor Lake、Arrow Lake、Panther Lake 转为无源基die + 36 微米微凸点；

Foveros Direct 3D 则通过铜-铜混合键合实现真正的 3D 堆叠，凸点间距在 5 微米以下，第二代目标做到 3 微米，带来超低功耗、低电阻的连接。

再叠加 EMIB，就得到 EMIB 3.5D：多个垂直堆叠的芯粒组通过 EMIB 横向互连，形成可扩展的模块化平台。英特尔此前集成了 47 个芯粒的数据中心 GPU Max 系列（Ponte Vecchio），就是这套组合的实例。

04玻璃基板：下一代封装的"材料换血"

有机基板正在逼近物理极限：封装越大、芯粒越多，信号速度、供电、设计规则与基板稳定性都开始吃紧。玻璃被英特尔视为撬开这个瓶颈的支点。

玻璃的优势很明确：高频下信号损耗更低、温度循环中尺寸稳定性更好、翘曲更低、通孔密度更高——封装尺寸越大，这些优势越明显。

进展与路线：

· 2026 年 1 月 22 日，英特尔首度公开展示集成 EMIB 技术、尺寸达 78mm×77mm 的巨型玻璃基板原型；

· 玻璃芯基板（Glass Core）的研发重点在 TGV（玻璃通孔）：英特尔称可精确、可重复地在玻璃中制作多种通孔——从低锥度 TGV 到混合尺寸 TGV，再到用于嵌入器件的腔体；全铜填充的 TGV 已能通过严苛热循环测试而不失效；

· 长期规划是在 2026—2030 年间导入并实现大规模量产，玻璃平台同时承载电学与光学集成；

· 供应链同步铺路：据 2026 年 9 月的技术分析，揖斐电（Ibiden）已将日东纺（Nittobo）的 T-Glass 与味之素（Ajinomoto）的 ABF 结合，用于制造面向英特尔 EMIB-T 的 FC-BGA 基板——针对的正是 120×180mm 超大封装下的翘曲与信号完整性问题。

但必须说清楚不确定性：截至 2026 年 10 月，英特尔尚未公布玻璃基板的具名客户，也未给出确定的量产爬坡日期。 这项技术的商业验证，要等到某家超大规模客户或 AI 芯片设计公司公开把产品路线图与英特尔的玻璃基板供应挂钩，才真正成立。

05共封装光学（CPO）：把"光"搬进封装

当数据中心带宽的增速超过电互连的承载能力时，CPO 成为系统级的解法：把光电转换直接搬到封装上，实现更高带宽、更低功耗、更可扩展的系统。

英特尔在 ECTC 2026 上披露的方向很有代表性：

· 可拆卸的边缘光连接器：用玻璃扇出耦合器（glass fan-out couplers）配扩束边缘连接器，实现低损耗、高可靠、可插拔的光接口，兼容晶圆级与封装级组装，目标是让高能效、高带宽的 AI scale-up 网络可以做得紧凑且可维护；

· V 型槽玻璃耦合器：传统做法是用光纤阵列单元（FAU）插入硅上刻蚀的 V 型槽，工艺困难且脆弱。Intel Foundry 改用刚性光学玻璃耦合器连接到光子芯片（PIC）的 V 型槽上，简化制造、提升带宽与能效并降低延迟；

· 配套工艺：低热输入的热压键合实现 die-to-die 贴合。

06产能与客户：从哪里来，卖给谁

产能端：

· 马来西亚先进封装工厂于 2026 年 3 月 17 日项目完工率达 99%，计划 2026 年晚些时候全面投产；

· 美国新墨西哥州 Fab 9 已将封装尺寸扩展至业界标准（约 5.5 倍光罩级）的 8 倍，2028 年目标 12 倍以上；

· 据产业调研信息，英特尔先进封装产能正规划三级跳：当前约 3.5 万片/月（WSPM）→ 2027 年底约 10 万片 → 2028—2029 年有望冲击 20 万片上限（该数字来自机构调研，非官方指引）；

· UBS 分析认为，英特尔到 2028 年具备交付 超过 200 万片 EMIB-T 基板的产能，主要对应谷歌 TPU v9（与联发科共同开发、含 2nm 节点芯片）的需求。

客户端（多为定点/评估，尚非全部确认为量产订单）：

· 联发科：双封装策略——训练类 AI 芯片继续用台积电 CoWoS，推理类芯片采用英特尔 EMIB；

· 谷歌：计划 2028 年前委托英特尔封装超 300 万颗自研 TPU；

· 亚马逊 AWS：Trainium3 将采用 EMIB-T 平台；

· Meta：自研 CPU 预计采用 EMIB；博通等亦在评估；

· 英特尔 CFO Dave Zinsner 表示已"接近达成"多笔先进封装交易，每笔潜在年收入可达数十亿美元。

生态与配套： 联电（UMC）据报以 12 英寸成熟制程制造 EMIB 所需的硅桥；力积电供应关键硅电容且产能被客户包下；2026 年 10 月，英特尔与应用材料（Applied Materials）在 EPIC 中心宣布合作，聚焦 AI 加速器的 3D 堆叠技术；2026 年 9 月还有 SK 海力士先进封装合作的报道。

制造流程的开放性也在改变。 客户可以选择在制造流程的任何环节使用英特尔的服务：可以买别人的晶圆、到英特尔封装；也可以先让别人做完传统封装、再来英特尔做先进封装。从"不接受其他代工厂的晶圆"到"把客户需求放在首位"，这本身就是代工文化的一步跨越。

07风险与判断

风险一：资本约束才是最大变量。 英特尔 FY2025 资本开支为 146.5 亿美元，同比下降 38.8%（2024 年为 239.4 亿美元），占当年 528.5 亿美元营收的 28%；同期公司录得约 110 亿美元亏损。玻璃基板这类需要专用设备、新工艺开发与客户认证周期的项目，在缺少确定客户承诺时，是天然的"可延后支出"候选。

风险二：玻璃基板缺"具名客户"这一环。 技术验证在推进，商业验证还没开始。

风险三：数据口径要谨慎。 EMIB-T 95%—98% 的良率、成本低 50% 等数字来自业内与媒体，不是官方量产实测；产能 35K→100K→200K 同样来自机构调研。真正可靠的锚点是：官方称 EMIB-T 按计划 2027 年量产、良率与可靠性达预期、订单积压增长。

风险四：台积电不会站着不动。 台积电一面靠 CoWoS 守住高端（并与欣兴电子合作研发对标 EMIB 的"类 EMIB"技术），一面推进 CoPoS（面板级/玻璃方向，据报道目标 2028 年第四季度至 2029 年第一季度量产），同时把溢出订单交给日月光等 OSAT。这是一个"守擂 + 补位 + 外包"的组合拳。

判断： 英特尔在先进封装上的机会是真实的、有时效的。它的差异化不在于比台积电"更好"，而在于"更便宜 + 能扩得更大"：EMIB 用局部硅桥换掉整块中介层，在 8 倍光罩以上的超大封装上，成本与晶圆利用率的优势会被放大。而在玻璃基板这条下一代材料赛道上，英特尔目前是少数已公开展示巨型玻璃基板原型的玩家之一。

真正的胜负手有两个观察点：一是有没有具名客户公开把产品路线图绑定到英特尔的玻璃基板产能；二是 2027 年 EMIB-T 的量产爬坡能否兑现。 前者验证商业故事，后者验证工程能力。

结语

十年前，先进封装被当作制程的附属环节；今天，它已经是 AI 芯片能不能造出来、造得起的前置条件。

英特尔这套组合拳的逻辑可以概括成一句话：当制程不再是唯一的护城河，就把互连、供电、散热和材料一起重新设计一遍。

而它能否靠这条路重新回到牌桌中央，答案不在路线图上，在 2027 年的产线上。