宜特晶片电路修补技术跨入5nm制程

宜特日前宣布其IC晶片Focus Ion Beam(FIB)电路修补技术达5nm制程，这是从2018年首度完成7nm制程的样品后，再次挑战更先进制程的电路修补，并成功协助客户优化晶片效能，加速产品上市。先进制程的开发成本越趋昂贵、晶圆产能短缺交期更长，即使电路模拟软体(如EDA工具)的辅助设计不断提升，仍无法确保晶片成品能百分之百达到设计目标，一旦发现电路瑕疵只能再次进行光罩改版；然而光罩价格不斐，且重新下光罩后，等待修改过后的晶片时间通常超过一个月，因此，多数IC设计业者会选择IC电路修补，只需几个小时内即可完成修改，确保电路设计符合预期，并降低时间及金钱的成本耗损。

电路修改最常使用的工具为FIB聚焦离子束电子显微镜，是利用镓(GA+)离子源透过电场牵引成离子束，高速碰撞样品表面产生二次离、电子收集后成像；而离子轰击过程中利用注入不同气体，对晶片上各种材料选择性地加速或减缓蚀刻，以及沉积导电和介电绝缘材料，达到修改电路的目的，搭配CAD导航系统辅助，淮确的定位目标，提高电路修补精淮度。

宜特是中国台湾首家执行FIB电路修补的民营实验室，翻转IC设计业以往的验证模式，大幅缩短IC设计公司从概念设计到量产上市时间并节省研发经费。宜特目前的电路修补技术不仅可完成5nm晶背电路修补外，今年更引进的最新设备，其影像解析度更由4.5nm提升至3.5nm，提高深层、微小线径及複杂电路修补的成功率，并且其介电材料有更高的电阻率(1E15 uΩ-cm)，可强化绝缘效果。

路径追踪示意图，假设此先进製程为 9M+AP，从晶片正面(Front side) 施工M4，需要穿过6层金属层(Metal： AP~M5) 难度高；宜特FIB电路修补实验室改由晶背(Back side)方向，仅需穿过Active Area (AA)层，并简化内容在M1施工，大幅提升先进製程电路修补的成功率。