扫码关注
电子硬件助手
元器件查询
1394
扫码加入【芳芯科技】E. FPGA百分秒语音播报时钟.zip
共1个文件
基于FPGA的数字钟以Quartusll软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.
1.采用自上而下的方法设计一种基于FPGA的数字钟，具有校时、校分及显示时、分、秒和百分秒的功能。
2.具有调节时间和清零功能，具有定时闹钟，具有整点报时功能。
可前往抖音、B站、快手等视频平台搜索【芳心科技】或【芳芯科技】查看演示视频。
人工客服
【芳芯科技】E. FPGA电子琴设计
基于单片机的交通灯(带左转)设计(程序+仿真+手册)
基于STM32的简易出租车计费设计(Proteus仿真+程序+设计报告+原理图PCB+讲解视频）
基于51单片机的计时器【存储，数码管，独立按键，定时器】（仿真）
基于51单片机的计时器【6264，存储，数码管，独立按键】（仿真）
基于51单片机的交通灯【独立按键，夜间，管制】（仿真）
【普中】基于51单片机的四位抢答器设计( proteus仿真+程序+设计报告+讲解视频）
【普中】基于51单片机日期时间闹钟秒表倒计时多功能电子钟( proteus仿真+程序+设计报告）
基于51单片机的交通灯【温度，串口，数码管】（仿真）
基于51单片机的交通灯【点阵，固定时间】（仿真）
© 2010 - 2025 苏州灵动帧格网络科技有限公司 版权所有
ICP经营许可证 苏B2-20140176 | 苏ICP备14012660号-6 | 苏公网安备 32059002001874号
扫码关注
扫码加入
电子硬件助手
元器件查询
