CMV传感器应用说明

本文档介绍设计和布局指南，主要涉及高速LVDS信号，在为CMV系列传感器设计PCB或相机系统时要牢记。

有关高速LVDS布局和设计的更详细信息，请参阅美国国家半导体公司2004年春季发布的LVDS用户手册，第3版。

CMV 传感器基本上有两种信号 I/O 类型：

1. 高速数字 I/O（LVDS_OUT、LVDS_CLK_IN输入）

2. “慢速”CMOS/TTL数字I/O（SPI、CLK_IN、FRAME_REQ、T_EXP1/2.SYS_RES_N）

LVDS I/O符合EIA/TIA-644A标准。实际电压电平可能与规格不同，请始终参考传感器数据表了解确切的电压电平。承载这些高速信号的走线应被视为传输线。LVDS驱动器的快速边沿速率意味着阻抗匹配非常重要，即使对于短距离运行也是如此。匹配差分阻抗很重要。差分阻抗的不连续性会产生反射，从而降低信号质量，并显示为共模噪声。线路上的共模噪声不会受益于差分线路的抵消磁场效应，并将作为EMI辐射。

在信号离开IC后，应尽快使用受控差分阻抗走线。尽量将短截线和不受控制的阻抗保持在 <12 毫米或 0.5 英寸。此外，避免 90° 转弯，因为这会导致阻抗不连续;使用 45° 匝、半径或斜面 PCB 走线。

最大限度地减少差分对内导体之间的偏斜。如果信号对中的一个信号先于另一个信号到达，则在信号对上的电压之间产生相位差，这些电压以共模噪声的形式出现和辐射。

在每个封装上使用旁路电容器，并确保每个电源或接地走线宽而短（不要使用具有多个通孔的 50Ω 尺寸），以最大限度地减少电源层的电感。

使用至少 4 个 PCB 板层（从上到下）：LVDS 信号、接地、电源、TTL 信号。高速设计通常需要 V 形和接地专用平面。需要实心接地层来建立传输线互连的受控（已知）阻抗。电源和接地之间的窄间距也将产生出色的高频旁路电容。

将快速边沿速率CMOS/TTL信号与LVDS信号隔离开来;否则，噪声单端CMOS/TTL信号可能会耦合到LVDS线路上的串扰。最好将TTL和LVDS信号放在（a）不同的层上，这些层应由电源层和接地层隔离。

使驱动器和接收器尽可能靠近传感器连接。这有助于确保电路板的噪声不会被拾取到差分线路上，并且不会从（电缆）互连中以 EMI 的形式从电路板中逸出。此建议还有助于最大程度地减少行之间的偏差。歪斜往往与长度成正比;因此，通过限制长度，我们也限制了偏斜。