Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips bom2buy Siemens Xcelerator
关注我们
  • 技术群
  • 地域群
  • 活动群

  • 存储/储能技术资源交流群

    加入

  • 电子技术交流群

    加入

  • AI人工智能交流群

    加入

  • 物联网技术交流群

    加入

  • 机器人技术交流群

    加入

  • 电源技术交流群

    加入

  • 广深工程师技术资源交流群

    加入

  • 上海区域工程师技术资源交流群

    加入

  • 北京区域工程师技术资源交流群

    加入
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

扫码加入

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

芯片设计

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门
不限时间
  • 尼得科精密检测科技株式会社将参展SEMICON China 2026
    尼得科精密检测科技株式会社将参展于 2026年3月25日（星期三）～3月27日（星期五）在上海新国际博览中心举办的“SEMICON China 2026”。 大会覆盖了芯片设计、制造、封装、测量、设备、材料等全产业链，是中国国内最大规模的半导体行业展览会之一，聚集了超过1,000家企业，设有超过4,500个展位。 尼得科精密检测科技除了将展出用于半导体晶圆检测的光学外观检测设备、探针卡之外，还将在
    179
    03/18 14:35
    芯片设计 晶圆
    尼得科精密检测科技株式会社将参展SEMICON China 2026
  • 合见工软发布国产首款Agentic AI 智能体EDA平台
    中国数字EDA/IP龙头企业上海合见工业软件集团股份有限公司（简称“合见工软”）正式发布第二代数字设计AI智能平台——智能体UniVista Design Agent (UDA) 2.0。此次升级后，UDA平台正式从智能辅助工具进化为真正意义上的Agentic AI智能体。UDA 2.0是国内首款基于全部自主研发EDA架构上的领先智能体EDA工具，它能够在接受工程人员设计需求和指导后自主完成RTL
    549
    03/18 07:16
    AI eda
    合见工软发布国产首款Agentic AI 智能体EDA平台
  • 快流片了，服务器不够用了
    IC设计公司在流片前面临内存不足导致任务排队或无法执行的问题，考虑购买大内存服务器但担心闲置浪费和高成本。解决方案是采用大内存服务器租赁服务，直接部署在客户机房，满足短期需求同时保障数据安全性。
    310
    03/12 10:20
    芯片设计 ic设计
    快流片了，服务器不够用了
  • Fab-Lite模式如何赋能创新？以“IP矩阵+封测闭环”重塑芯片竞争力
    在半导体这个以技术为尺、以专利为墙的尖端竞技场，一家企业的真正实力，往往不直接显现在产品销量榜单上，而是沉淀在其自主研发的知识产权（IP）库中。“超1000个自主研发IP”的表述，绝非一个简单的数字炫耀，而是一座由十八年光阴与技术热忱浇筑而成的“创新冰山”浮出水面的尖角。这座冰山，构成了华芯邦从电源管理、音频功放，到MEMS传感器等多条产品线生生不息的技术源泉，更是其作为国家级专精特新“小巨人”企
    550
    03/04 12:42
    芯片设计 芯片制造
  • 124亿半导体项目落地，广州集成电路产业加速跑！
    广州市白云区与韩国STI株式会社签署投资协议，计划投资124亿元建设功率半导体智造基地，首期投资16亿元生产AMB陶瓷基板，预计年产值30亿元，并逐步扩展到第三代功率半导体器件与车规级芯片工厂，形成完善产业生态。此项目是白云区年内首个投资额达100亿级的外资生产型项目，有助于广州集成电路产业的发展。
    1117
    02/06 17:30
    半导体设备 芯片设计
  • 为什么APB和AHB总线如此重要却又充满陷阱？
    本文深入解析了Arm芯片设计中的APB和AHB总线，强调了它们的重要性及其设计中的常见陷阱与解决方案。文章详细介绍了如何应对时序管理、仲裁机制、跨时钟域同步、突发传输边界处理和低功耗设计等方面的挑战，并提供了实战案例和最佳实践建议，旨在帮助工程师更好地理解和掌握总线设计的关键要点。
    781
    02/04 17:14
    芯片设计 芯片验证
  • AMD是怎么逆袭的？CTO摊牌了！详解15年方法论
    AMD CTO Mark Papermaster在接受访谈时表示，AMD计划在2026年推出支持数十万卡集群的AI基础设施，全面进军大规模AI训练和推理领域。他表示，尽管技术节点的收益递减，但通过深度协同优化，AMD仍能获得密度增益，降低总体拥有成本。他还提到，架构设计应注重平衡计算、内存与I/O，而非单纯堆砌核心数。此外，AMD正在推行AI原生的芯片设计方法，将AI视为不可或缺的工具。
    676
    02/03 10:41
    AI芯片 芯片设计
  • soc top partition方法学其二
    本文详细介绍了SoC设计中的电源协同和引脚分配策略，重点在于如何通过顶层分区的功率网格对齐、低功耗特殊单元配置、以及合理的引脚分配来优化系统性能和降低成本。特别强调了在电源管理和信号完整性方面的最佳实践，以及如何利用ECO和工程变更来应对设计挑战。
    345
    01/28 09:52
    芯片设计 SoC设计
    soc top partition方法学其二
  • soc top partition方法学其一
    本文探讨了为什么在大芯片设计中采用Top Partition（顶层划分）的方法及其重要性。Top Partition有助于解决单die面积逼近reticle极限、RTL规模庞大等问题，通过将大芯片拆分为多个较小的物理分区，提高EDA工具运行效率、保证时序收敛质量和降低跨团队协同成本。文章还介绍了四种主要的Top Partition方法论：Top-Down、Bottom-Up、Timing-Driven Partition和Chiplet-Aware Partition，并详细阐述了芯片级规划的重要性，包括芯片级Floorplan、I/O Ring&Bump Map、电源网格方案等内容。
    827
    01/22 11:15
    芯片设计
    soc top partition方法学其一
  • 从AMD、英特尔、亚马逊看Chiplet与系统设计的未来
    芯片设计正朝着模块化方向发展，通过将不同功能集成到独立的芯片上（Chiplet），解决单片SoC面临的良率和工艺限制问题。Chiplet允许根据不同需求选择最优工艺技术，提高了灵活性和成本效益。代表性案例包括AMD的MI300系列和Ampere的AmpereOne平台，展示了Chiplet在高性能计算领域的应用潜力。然而，Chiplet设计也面临供电、散热和互连等方面的挑战，需要先进的封装技术和标准化接口的支持。随着标准的推广和生态系统的成熟，Chiplet有望推动半导体行业向模块化设计转型。
    1400
    01/06 09:51
    芯片设计 chiplet
    从AMD、英特尔、亚马逊看Chiplet与系统设计的未来
  • 芯片初创公司的斩杀线
    IC设计初创公司在前18个月面临生死线挑战，需确保现金流充足、关键岗位到位、产品定义冻结，并敲定融资计划。首次流片成功后，还需满足客户订单量、毛利率及后续融资条件，避免资金链断裂。投资者常设置对赌协议，涉及现金流、资产净值和个人征信三大斩杀线，创业者需提前做好法律、财务和治理准备，防范潜在风险。
    977
    01/03 09:55
    芯片设计 ic设计
    芯片初创公司的斩杀线
  • 迈向千万亿周期时代：软件定义的硬件辅助验证如何重塑AI芯片设计工程？
    半导体行业面临关键转折点，风险投资涌入AI领域，验证平台需求激增。硬件辅助验证（HAV）成为确保功能、功耗和性能的重要手段，设计团队需投资前瞻验证系统以满足AI芯片的复杂验证需求。软件定义硬件辅助验证（HAV）时代到来，软件和硬件复杂性增加，验证需求飙升至千万亿级时钟周期。新思科技致力于通过软件定义硬件辅助验证解决方案，助力开发者扩展验证能力，满足日益增长的硅前验证需求。
    1373
    2025/12/23
    AI芯片 芯片设计
  • 人工智能如何颠覆芯片设计？
    在半导体行业摩尔定律逼近物理极限的今天，芯片设计的复杂度正以指数级增长 —— 尤其是模拟与射频集成电路（RFIC），其连续信号特性、多性能指标权衡、布局寄生敏感性等痛点，让传统 “专家经验 + 手动迭代” 的设计模式举步维艰。据 IEEE Access 2025 年最新综述论文（DOI: 10.1109/ACCESS.2025.3607865）统计，一款先进 RF/mmWave 收发器的设计周期可达 12-18 个月，其中 40% 的时间耗费在参数调试与布局优化上，而硅后故障诊断更是可能让流片成本翻倍。
    9916
    2025/12/22
    人工智能 芯片设计
    人工智能如何颠覆芯片设计？
  • 小型高功率1.7W紫色（402nm）半导体激光器开始量产
    Nuvoton Technology 将开始量产一款采用行业标准TO-56 CAN封装[1]，并实现了业界顶级水平的光功率输出(*)的“小型・高功率1.7W紫色（402nm）半导体激光器[2]”。本产品通过公司独创的芯片设计技术和散热设计技术，成功实现了以往难以兼顾的“小型化”，“高功率”“长寿命”。将为各种光学应用系统节省空间和延长寿命做出贡献。 （*）根据本公司截至2025年11月27日的数据
    767
    2025/12/02
    芯片设计 半导体激光器
    小型高功率1.7W紫色（402nm）半导体激光器开始量产
  • AI智能体，重构芯片设计：伴芯科技开辟EDA国产化新路径
    伴芯科技在ICCAD-Expo 2025活动中发布两款AI智能体EDA产品，旨在解决芯片设计中的核心痛点，提高工程师效率并降低成本。伴芯科技依托开源大模型技术和灵活架构，提供高效、可靠的EDA解决方案，助力国产EDA产业突破技术壁垒。
    1821
    2025/12/01
    芯片设计 智能体
    AI智能体，重构芯片设计：伴芯科技开辟EDA国产化新路径
  • 芯片设计基石——解码EDA断供背后的霸权逻辑及国产EDA突围之路（连载1）
    本文介绍了近年来全球半导体行业面临的重大挑战，特别是美国对中国的芯片设计工具（EDA）出口管制措施。文章回顾了2018年至2025年间多个重要事件，包括中兴事件、华为被列入“实体清单”、美国出台《芯片与科学法案》、美国对EDA软件出口管制等，展示了美国通过多种手段限制中国半导体产业发展的策略。文章指出，这些措施不仅严重影响了中国企业在先进制程芯片设计上的竞争力，同时也促进了中国本土EDA企业的快速发展和自主创新。
    2282
    2025/11/27
    eda 芯片设计
    芯片设计基石——解码EDA断供背后的霸权逻辑及国产EDA突围之路（连载1）
  • AI重塑EDA 迈向“全自动芯片设计”的征程已开启
    在算力需求爆炸式增长，特别是AI本身成为最强驱动力的今天，芯片产业正站在一个历史性的拐点。一方面，芯片复杂度飙升，3D-IC等先进封装技术将设计维度与多物理场考量推向极致；另一方面，传统的设计方法与工具链已逼近效率的极限。正是在这片焦灼的战场上，一场由AI引领的、对EDA工具乃至整个芯片设计业的深刻重塑，正悄然发生。 全球EDA巨头Cadence公司全球研发副总裁兼三维集成电路设计分析事业部总经理
    2803
    2025/11/27
    AI eda
  • 国内能剩下500家芯片设计公司吗？
    ICCAD 2025会议结束，魏教授发表《中国芯片设计业要自强不息》主题报告，讨论了芯片设计行业的现状与挑战。面对激烈的市场竞争和高度内卷，小企业凭借创新意识和灵活性更具优势。然而，仅靠创新难以构建整体竞争力，需要综合能力的全面提升。预测未来几年，国内芯片设计公司数量将大幅减少，仅有少数能够盈利并达到一亿元以上销售额的企业有望生存下来。
    1117
    2025/11/24
    芯片设计 芯片公司
    国内能剩下500家芯片设计公司吗？
  • 智能设备广泛兴起，SmartDV将以定制化与功能安全IP及生态合作推动相关芯片设计
    向全球市场提供灵活、高度可配置、可定制的半导体设计知识产权（IP）和验证IP（VIP）的领先开发商SmartDV Technologies™宣布，将出席于2025年11月20日-21日在成都·中国西部国际博览城隆重举办的“成渝集成电路2025年度产业发展论坛暨第三十一届集成电路设计业展览会（ICCAD-Expo 2025）”。本届大会正值人工智能（AI）和边缘AI高速发展的新机遇期，吸引了包括全球
    615
    2025/11/19
    RISC-V 芯片设计
    智能设备广泛兴起，SmartDV将以定制化与功能安全IP及生态合作推动相关芯片设计
  • 邀请函｜先进封装可靠性技术暨互连材料大会，邀您共赴“封装盛宴”
    648
    2025/11/19
    集成电路 芯片设计
    邀请函｜先进封装可靠性技术暨互连材料大会，邀您共赴“封装盛宴”

正在努力加载...

热门作者 换一换
相关标签